Lines Matching defs:CM_REG_CHFORMAT
99 #define CM_REG_CHFORMAT 0x08
737 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_CHB3D5C);
740 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_CHB3D5C);
744 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_CHB3D);
746 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_CHB3D);
831 val = snd_cmipci_read(cm, CM_REG_CHFORMAT);
843 snd_cmipci_write(cm, CM_REG_CHFORMAT, val);
1182 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_AC3EN1);
1189 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1197 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1199 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1205 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_AC3EN1);
1212 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1215 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1219 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1220 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1250 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1252 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1257 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1330 val = snd_cmipci_read(cm, CM_REG_CHFORMAT);
1335 snd_cmipci_write(cm, CM_REG_CHFORMAT, val);
1388 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1390 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
2405 DEFINE_BIT_SWITCH_ARG(spdif_in_sel1, CM_REG_CHFORMAT, CM_SPDIF_SELECT1, 0, 0);
2416 /* DEFINE_BIT_SWITCH_ARG(spdi_phase, CM_REG_CHFORMAT, CM_SPDIF_INVERSE, 0, 0); */
2418 DEFINE_BIT_SWITCH_ARG(spdi_phase2, CM_REG_CHFORMAT, CM_SPDIF_INVERSE2, 0, 0);
2785 detect = snd_cmipci_read(cm, CM_REG_CHFORMAT) & CM_CHIP_MASK1;
3066 snd_cmipci_write(cm, CM_REG_CHFORMAT, 0);
3292 CM_REG_FUNCTRL1, CM_REG_CHFORMAT, CM_REG_LEGACY_CTRL, CM_REG_MISC_CTRL,