Lines Matching refs:rd_regl
72 reg = rd_regl(port, ureg->sirfsoc_tx_fifo_status);
83 if (!(rd_regl(port, ureg->sirfsoc_afc_ctrl) &
111 rd_regl(port, ureg->sirfsoc_line_ctrl) |
115 rd_regl(port, ureg->sirfsoc_mode1) |
120 rd_regl(port, ureg->sirfsoc_line_ctrl) &
124 rd_regl(port, ureg->sirfsoc_mode1) &
131 current_val = rd_regl(port, ureg->sirfsoc_afc_ctrl) & ~0xFF;
155 rd_regl(port, ureg->sirfsoc_int_en_reg) &
163 wr_regl(port, ureg->sirfsoc_tx_rx_en, rd_regl(port,
167 rd_regl(port, ureg->sirfsoc_int_en_reg) &
198 rd_regl(port, ureg->sirfsoc_int_en_reg)&
214 rd_regl(port, ureg->sirfsoc_tx_dma_io_ctrl)|
225 rd_regl(port, ureg->sirfsoc_int_en_reg)|
235 rd_regl(port, ureg->sirfsoc_tx_dma_io_ctrl)&
270 wr_regl(port, ureg->sirfsoc_tx_rx_en, rd_regl(port,
277 rd_regl(port, ureg->sirfsoc_int_en_reg)|
295 rd_regl(port, ureg->sirfsoc_int_en_reg) &
308 rd_regl(port, ureg->sirfsoc_int_en_reg)&
329 rd_regl(port, ureg->sirfsoc_afc_ctrl) & ~0x3FF);
332 rd_regl(port, ureg->sirfsoc_int_en_reg)&
364 rd_regl(port, ureg->sirfsoc_afc_ctrl) |
369 rd_regl(port, ureg->sirfsoc_int_en_reg)
383 unsigned long ulcon = rd_regl(port, ureg->sirfsoc_line_ctrl);
403 while (!(rd_regl(port, ureg->sirfsoc_rx_fifo_status) &
405 ch = rd_regl(port, ureg->sirfsoc_rx_fifo_data) |
429 !(rd_regl(port, ureg->sirfsoc_tx_fifo_status) &
478 intr_status = rd_regl(port, ureg->sirfsoc_int_st_reg);
480 intr_status &= rd_regl(port, ureg->sirfsoc_int_en_reg);
511 cts_status = rd_regl(port, ureg->sirfsoc_afc_ctrl) &
535 rd_regl(port, ureg->sirfsoc_int_en_reg)
538 rd_regl(port, ureg->sirfsoc_int_en_reg)
550 rd_regl(port, ureg->sirfsoc_int_en_reg)
553 rd_regl(port, ureg->sirfsoc_int_en_reg)
580 (rd_regl(port, ureg->sirfsoc_tx_fifo_status) &
602 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) &
623 rd_regl(port, ureg->sirfsoc_int_en_reg) |
824 txfifo_op_reg = rd_regl(port, ureg->sirfsoc_tx_fifo_op);
861 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) &
865 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) |
914 rd_regl(port, ureg->sirfsoc_tx_dma_io_ctrl) |
917 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) |
920 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) &
966 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) |
985 rd_regl(port, ureg->sirfsoc_int_en_reg) |
1025 while (((rd_regl(port, ureg->sirfsoc_rx_fifo_status) &
1120 while (rd_regl(port, ureg->sirfsoc_tx_fifo_status) &
1216 ((rd_regl(port, ureg->sirfsoc_rx_fifo_status) &
1221 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) |
1236 while (!(rd_regl(port, ureg->sirfsoc_rx_fifo_status) &
1239 rd_regl(port, ureg->sirfsoc_rx_fifo_data);
1246 rd_regl(port, ureg->sirfsoc_rx_dma_io_ctrl) &