Lines Matching defs:SCCNXP_CR_REG
57 #define SCCNXP_CR_REG (0x02)
340 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR0);
403 sccnxp_port_write(port, SCCNXP_CR_REG,
413 sccnxp_port_write(port, SCCNXP_CR_REG,
550 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE);
633 sccnxp_port_write(port, SCCNXP_CR_REG, break_state ?
652 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET |
654 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
655 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
656 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
686 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR1);
720 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
738 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET);
739 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
740 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
741 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
744 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
769 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE | CR_TX_DISABLE);