Lines Matching refs:wr_regl
184 #define wr_regl(port, reg, val) writel_relaxed(val, portaddr(port, reg))
197 wr_regl(port, reg, val);
210 wr_regl(port, reg, val);
255 wr_regl(port, S3C2410_UFCON, ufcon);
259 wr_regl(port, S3C2410_UCON, ucon);
275 wr_regl(port, S3C2410_UCON, ucon);
366 wr_regl(port, S3C2410_UCON, ucon);
379 wr_regl(port, S3C2410_UFCON, ufcon);
385 wr_regl(port, S3C2410_UCON, ucon);
641 wr_regl(port, S3C2410_UCON, ucon);
661 wr_regl(port, S3C2410_UCON, ucon);
708 wr_regl(port, S3C2410_UTRSTAT, S3C2410_UTRSTAT_TIMEOUT);
751 wr_regl(port, S3C2410_UFCON, ufcon);
906 wr_regl(port, S3C64XX_UINTP, S3C64XX_UINTM_RXD_MSK);
910 wr_regl(port, S3C64XX_UINTP, S3C64XX_UINTM_TXD_MSK);
952 wr_regl(port, S3C2410_UMCON, umcon);
969 wr_regl(port, S3C2410_UCON, ucon);
1115 wr_regl(port, S3C64XX_UINTP, 0xf);
1116 wr_regl(port, S3C64XX_UINTM, 0xf);
1174 wr_regl(port, S3C64XX_UINTM, 0xf);
1202 wr_regl(port, S3C2410_UFCON, ufcon);
1290 wr_regl(port, S3C2410_UCON, ucon);
1489 wr_regl(port, S3C2410_ULCON, ulcon);
1490 wr_regl(port, S3C2410_UBRDIV, quot);
1503 wr_regl(port, S3C2410_UMCON, umcon);
1506 wr_regl(port, S3C2443_DIVSLOT, udivslot);
1724 wr_regl(port, S3C2410_UCON, ucon | cfg->ucon);
1727 wr_regl(port, S3C2410_UFCON, cfg->ufcon | S3C2410_UFCON_RESETBOTH);
1728 wr_regl(port, S3C2410_UFCON, cfg->ufcon);
1957 wr_regl(port, S3C64XX_UINTM, 0xf);
1958 wr_regl(port, S3C64XX_UINTP, 0xf);
1959 wr_regl(port, S3C64XX_UINTSP, 0xf);
2163 wr_regl(port, S3C64XX_UINTM, uintm);