Lines Matching defs:DCR
42 #define DCR 0x10 /* Control Reg */
250 dcr = readl(imxdi->ioaddr + DCR);
289 di_write_busy_wait(imxdi, DCR_TDCSL, DCR);
298 * - the TCHL or TCSL bit is set in DCR
300 dcr = readl(imxdi->ioaddr + DCR);
318 * - its TCE (DCR) is cleared
328 di_write_busy_wait(imxdi, dcr | DCR_TCE, DCR);
347 dcr = __raw_readl(imxdi->ioaddr + DCR);
560 dcr = readl(imxdi->ioaddr + DCR);
585 return di_write_wait(imxdi, readl(imxdi->ioaddr + DCR) | DCR_TCE, DCR);