Lines Matching defs:SPARX5_P
369 #define SPARX5_P(p, f0, f1, f2) \
377 SPARX5_P(0, SG0, PLL_STAT, NONE);
378 SPARX5_P(1, SG0, NONE, NONE);
379 SPARX5_P(2, SG0, NONE, NONE);
380 SPARX5_P(3, SG0, NONE, NONE);
381 SPARX5_P(4, SG1, NONE, NONE);
382 SPARX5_P(5, SG1, NONE, NONE);
383 SPARX5_P(6, IRQ0_IN, IRQ0_OUT, SFP);
384 SPARX5_P(7, IRQ1_IN, IRQ1_OUT, SFP);
385 SPARX5_P(8, PTP0, NONE, SFP);
386 SPARX5_P(9, PTP1, SFP, TWI_SCL_M);
387 SPARX5_P(10, UART, NONE, NONE);
388 SPARX5_P(11, UART, NONE, NONE);
389 SPARX5_P(12, SG1, NONE, NONE);
390 SPARX5_P(13, SG1, NONE, NONE);
391 SPARX5_P(14, TWI, TWI_SCL_M, NONE);
392 SPARX5_P(15, TWI, NONE, NONE);
393 SPARX5_P(16, SI, TWI_SCL_M, SFP);
394 SPARX5_P(17, SI, TWI_SCL_M, SFP);
395 SPARX5_P(18, SI, TWI_SCL_M, SFP);
396 SPARX5_P(19, PCI_WAKE, TWI_SCL_M, SFP);
397 SPARX5_P(20, IRQ0_OUT, TWI_SCL_M, SFP);
398 SPARX5_P(21, IRQ1_OUT, TACHO, SFP);
399 SPARX5_P(22, TACHO, IRQ0_OUT, TWI_SCL_M);
400 SPARX5_P(23, PWM, UART3, TWI_SCL_M);
401 SPARX5_P(24, PTP2, UART3, TWI_SCL_M);
402 SPARX5_P(25, PTP3, SI, TWI_SCL_M);
403 SPARX5_P(26, UART2, SI, TWI_SCL_M);
404 SPARX5_P(27, UART2, SI, TWI_SCL_M);
405 SPARX5_P(28, TWI2, SI, SFP);
406 SPARX5_P(29, TWI2, SI, SFP);
407 SPARX5_P(30, SG2, SI, PWM);
408 SPARX5_P(31, SG2, SI, TWI_SCL_M);
409 SPARX5_P(32, SG2, SI, TWI_SCL_M);
410 SPARX5_P(33, SG2, SI, SFP);
411 SPARX5_P(34, NONE, TWI_SCL_M, EMMC);
412 SPARX5_P(35, SFP, TWI_SCL_M, EMMC);
413 SPARX5_P(36, SFP, TWI_SCL_M, EMMC);
414 SPARX5_P(37, SFP, NONE, EMMC);
415 SPARX5_P(38, NONE, TWI_SCL_M, EMMC);
416 SPARX5_P(39, SI2, TWI_SCL_M, EMMC);
417 SPARX5_P(40, SI2, TWI_SCL_M, EMMC);
418 SPARX5_P(41, SI2, TWI_SCL_M, EMMC);
419 SPARX5_P(42, SI2, TWI_SCL_M, EMMC);
420 SPARX5_P(43, SI2, TWI_SCL_M, EMMC);
421 SPARX5_P(44, SI, SFP, EMMC);
422 SPARX5_P(45, SI, SFP, EMMC);
423 SPARX5_P(46, NONE, SFP, EMMC);
424 SPARX5_P(47, NONE, SFP, EMMC);
425 SPARX5_P(48, TWI3, SI, SFP);
426 SPARX5_P(49, TWI3, NONE, SFP);
427 SPARX5_P(50, SFP, NONE, TWI_SCL_M);
428 SPARX5_P(51, SFP, SI, TWI_SCL_M);
429 SPARX5_P(52, SFP, MIIM, TWI_SCL_M);
430 SPARX5_P(53, SFP, MIIM, TWI_SCL_M);
431 SPARX5_P(54, SFP, PTP2, TWI_SCL_M);
432 SPARX5_P(55, SFP, PTP3, PCI_WAKE);
433 SPARX5_P(56, MIIM, SFP, TWI_SCL_M);
434 SPARX5_P(57, MIIM, SFP, TWI_SCL_M);
435 SPARX5_P(58, MIIM, SFP, TWI_SCL_M);
436 SPARX5_P(59, MIIM, SFP, NONE);
437 SPARX5_P(60, RECO_CLK, NONE, NONE);
438 SPARX5_P(61, RECO_CLK, NONE, NONE);
439 SPARX5_P(62, RECO_CLK, PLL_STAT, NONE);
440 SPARX5_P(63, RECO_CLK, NONE, NONE);