Lines Matching refs:val
437 enum iproc_pcie_reg reg, u32 val)
444 writel(val, pcie->base + offset);
457 u32 val;
460 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_APB_ERR_EN);
462 val &= ~APB_ERR_EN;
464 val |= APB_ERR_EN;
465 iproc_pcie_write_reg(pcie, IPROC_PCIE_APB_ERR_EN, val);
476 u32 val;
479 val = (busno << CFG_ADDR_BUS_NUM_SHIFT) |
485 iproc_pcie_write_reg(pcie, IPROC_PCIE_CFG_ADDR, val);
539 static void iproc_pcie_fix_cap(struct iproc_pcie *pcie, int where, u32 *val)
545 dev_id = *val >> 16;
559 *val &= ~IPROC_PCI_PM_CAP_MASK;
560 *val |= IPROC_PCI_EXP_CAP << 8 | PCI_CAP_ID_PM;
567 *val = (PCI_EXP_TYPE_ROOT_PORT << 4 | 2) << 16 |
574 *val &= ~(PCI_EXP_RTCAP_CRSVIS << 16);
583 int where, int size, u32 *val)
595 ret = pci_generic_config_read32(bus, devfn, where, size, val);
597 iproc_pcie_fix_cap(pcie, where, val);
609 *val = data;
611 *val = (data >> (8 * (where & 3))) & ((1 << (size * 8)) - 1);
628 if ((*val & DEVICE_ID_MASK) ==
674 int size, u32 *val)
680 *val = ~0;
684 *val = readl(addr);
687 *val = (*val >> (8 * (where & 3))) & ((1 << (size * 8)) - 1);
694 int size, u32 val)
704 writel(val, addr);
710 tmp |= val << ((where & 0x3) * 8);
717 int where, int size, u32 *val)
724 ret = iproc_pcie_config_read(bus, devfn, where, size, val);
726 ret = pci_generic_config_read32(bus, devfn, where, size, val);
733 int where, int size, u32 val)
738 ret = pci_generic_config_write32(bus, devfn, where, size, val);
752 u32 val;
763 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_CLK_CTRL);
764 val &= ~EP_PERST_SOURCE_SELECT & ~EP_MODE_SURVIVE_PERST &
766 iproc_pcie_write_reg(pcie, IPROC_PCIE_CLK_CTRL, val);
769 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_CLK_CTRL);
770 val |= RC_PCIE_RST_OUTPUT;
771 iproc_pcie_write_reg(pcie, IPROC_PCIE_CLK_CTRL, val);
788 u32 hdr_type, link_ctrl, link_status, class, val;
798 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_LINK_STATUS);
799 if (!(val & PCIE_PHYLINKUP) || !(val & PCIE_DL_ACTIVE)) {
866 u32 val;
868 val = iproc_pcie_read_reg(pcie, MAP_REG(IPROC_PCIE_OARR0, window_idx));
870 return !!(val & OARR_VALID);
1063 u32 val;
1065 val = iproc_pcie_read_reg(pcie, MAP_REG(IPROC_PCIE_IARR0, region_idx));
1067 return !!(val & (BIT(ib_map->nr_sizes) - 1));
1083 u32 val;
1115 val = readl(pcie->base + imap_offset);
1116 val |= lower_32_bits(axi_addr) | IMAP_VALID;
1117 writel(val, pcie->base + imap_offset);
1284 u32 val;
1291 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_EN_CFG);
1292 val &= ~MSI_ENABLE_CFG;
1293 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_EN_CFG, val);
1310 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_GIC_MODE);
1311 val |= GIC_V3_CFG;
1312 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_GIC_MODE, val);
1325 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_EN_CFG);
1326 val |= MSI_ENABLE_CFG;
1327 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_EN_CFG, val);