Lines Matching refs:advk_readl
304 static inline u32 advk_readl(struct advk_pcie *pcie, u64 reg)
314 val = advk_readl(pcie, CFG_REG);
402 reg = advk_readl(pcie, PCIE_CORE_CTRL0_REG);
417 reg = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + PCI_EXP_LNKCTL2);
428 reg = advk_readl(pcie, PCIE_CORE_CTRL0_REG);
496 reg = advk_readl(pcie, PCIE_CORE_REF_CLK_REG);
502 reg = advk_readl(pcie, CTRL_CONFIG_REG);
508 reg = advk_readl(pcie, PCIE_CORE_CTRL0_REG);
537 reg = advk_readl(pcie, PCIE_CORE_DEV_REV_REG);
543 reg = advk_readl(pcie, PCIE_CORE_CMD_STATUS_REG);
555 reg = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + PCI_EXP_DEVCTL);
570 reg = advk_readl(pcie, PCIE_CORE_CTRL0_REG);
576 reg = advk_readl(pcie, PCIE_CORE_CTRL2_REG);
610 reg = advk_readl(pcie, PCIE_CORE_CTRL2_REG);
627 reg = advk_readl(pcie, PIO_CTRL);
656 reg = advk_readl(pcie, PIO_STAT);
684 *val = advk_readl(pcie, PIO_RD_DATA);
750 str_posted, strcomp_status, reg, advk_readl(pcie, PIO_ADDR_LS));
763 start = advk_readl(pcie, PIO_START);
764 isr = advk_readl(pcie, PIO_ISR);
782 *value = advk_readl(pcie, PCIE_CORE_CMD_STATUS_REG);
793 if (advk_readl(pcie, PCIE_CORE_CTRL1_REG) & HOT_RESET_GEN)
819 u32 val = advk_readl(pcie, PCIE_CORE_CTRL1_REG);
846 u32 val = advk_readl(pcie, PCIE_ISR0_MASK_REG);
854 u32 isr0 = advk_readl(pcie, PCIE_ISR0_REG);
855 u32 msglog = advk_readl(pcie, PCIE_MSG_LOG_REG);
863 u32 val = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + reg);
876 u32 val = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + reg) &
888 *value = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + reg);
915 u32 val = advk_readl(pcie, PCIE_ISR0_MASK_REG) &
949 cpu_to_le16(advk_readl(pcie, PCIE_CORE_DEV_ID_REG) & 0xffff);
951 cpu_to_le16(advk_readl(pcie, PCIE_CORE_DEV_ID_REG) >> 16);
953 cpu_to_le32(advk_readl(pcie, PCIE_CORE_DEV_REV_REG) & 0xff);
1016 if (advk_readl(pcie, PIO_START)) {
1055 reg = advk_readl(pcie, PIO_CTRL);
1136 reg = advk_readl(pcie, PIO_CTRL);
1247 mask = advk_readl(pcie, PCIE_ISR1_MASK_REG);
1261 mask = advk_readl(pcie, PCIE_ISR1_MASK_REG);
1393 msi_mask = advk_readl(pcie, PCIE_MSI_MASK_REG);
1394 msi_val = advk_readl(pcie, PCIE_MSI_STATUS_REG);
1416 isr0_val = advk_readl(pcie, PCIE_ISR0_REG);
1417 isr0_mask = advk_readl(pcie, PCIE_ISR0_MASK_REG);
1420 isr1_val = advk_readl(pcie, PCIE_ISR1_REG);
1421 isr1_mask = advk_readl(pcie, PCIE_ISR1_MASK_REG);
1446 status = advk_readl(pcie, HOST_CTRL_INT_STATUS_REG);