Lines Matching refs:val
147 bool val;
152 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) &
156 if (val == exp_val)
168 u32 val;
171 val = PCIE_PHY_CTRL_DATA(addr);
172 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val);
174 val |= PCIE_PHY_CTRL_CAP_ADR;
175 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val);
181 val = PCIE_PHY_CTRL_DATA(addr);
182 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val);
303 unsigned long val;
306 val = 255;
308 val = -1;
310 regs->uregs[reg] = val;
478 u32 val;
482 IOMUXC_GPR22, val,
483 val & IMX7D_GPR22_PCIE_PHY_PLL_LOCKED,
601 unsigned int mask, val;
606 val = FIELD_PREP(IMX8MQ_GPR12_PCIE2_CTRL_DEVICE_TYPE,
610 val = FIELD_PREP(IMX6Q_GPR12_DEVICE_TYPE,
614 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12, mask, val);
672 u16 val;
698 pcie_phy_read(imx6_pcie, PCIE_PHY_MPLL_OVRD_IN_LO, &val);
699 val &= ~(PCIE_PHY_MPLL_MULTIPLIER_MASK <<
701 val |= mult << PCIE_PHY_MPLL_MULTIPLIER_SHIFT;
702 val |= PCIE_PHY_MPLL_MULTIPLIER_OVRD;
703 pcie_phy_write(imx6_pcie, PCIE_PHY_MPLL_OVRD_IN_LO, val);
705 pcie_phy_read(imx6_pcie, PCIE_PHY_ATEOVRD, &val);
706 val &= ~(PCIE_PHY_ATEOVRD_REF_CLKDIV_MASK <<
708 val |= div << PCIE_PHY_ATEOVRD_REF_CLKDIV_SHIFT;
709 val |= PCIE_PHY_ATEOVRD_EN;
710 pcie_phy_write(imx6_pcie, PCIE_PHY_ATEOVRD, val);
1010 u16 val;
1177 val = dw_pcie_readw_dbi(pci, offset + PCI_MSI_FLAGS);
1178 val |= PCI_MSI_FLAGS_ENABLE;
1179 dw_pcie_writew_dbi(pci, offset + PCI_MSI_FLAGS, val);