Lines Matching defs:iomuxc_gpr
72 struct regmap *iomuxc_gpr;
376 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
380 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR5,
385 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
390 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
392 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
432 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
438 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
447 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
464 regmap_update_bits(imx6_pcie->iomuxc_gpr, offset,
467 regmap_update_bits(imx6_pcie->iomuxc_gpr, offset,
481 if (regmap_read_poll_timeout(imx6_pcie->iomuxc_gpr,
560 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR5,
564 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR1,
614 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12, mask, val);
625 regmap_update_bits(imx6_pcie->iomuxc_gpr,
631 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
635 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
640 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
644 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
647 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR8,
650 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR8,
653 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR8,
656 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR8,
659 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR8,
742 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
890 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
915 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
918 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
948 regmap_update_bits(imx6_pcie->iomuxc_gpr, IOMUXC_GPR12,
1126 imx6_pcie->iomuxc_gpr =
1128 if (IS_ERR(imx6_pcie->iomuxc_gpr)) {
1130 return PTR_ERR(imx6_pcie->iomuxc_gpr);