Lines Matching refs:FST_MAX_PORTS
46 #define FST_MAX_PORTS 4
267 struct rxdesc rxDescrRing[FST_MAX_PORTS][NUM_RX_BUFFER];
268 struct txdesc txDescrRing[FST_MAX_PORTS][NUM_TX_BUFFER];
271 u8 smallRxBuffer[FST_MAX_PORTS][NUM_RX_BUFFER][LEN_SMALL_RX_BUFFER];
272 u8 smallTxBuffer[FST_MAX_PORTS][NUM_TX_BUFFER][LEN_SMALL_TX_BUFFER];
301 u32 v24IpSts[FST_MAX_PORTS]; /* V.24 control input status */
302 u32 v24OpSts[FST_MAX_PORTS]; /* V.24 control output status */
304 struct port_cfg portConfig[FST_MAX_PORTS];
306 u16 clockStatus[FST_MAX_PORTS]; /* lsb: 0=> present, 1=> absent */
310 u16 txDescrIndex[FST_MAX_PORTS]; /* transmit descriptor ring index */
311 u16 rxDescrIndex[FST_MAX_PORTS]; /* receive descriptor ring index */
313 u16 portMailbox[FST_MAX_PORTS][2]; /* command, modifier */
326 u32 portHandle[FST_MAX_PORTS];
329 u32 transmitBufferUnderflow[FST_MAX_PORTS];
332 u32 v24DebouncedSts[FST_MAX_PORTS];
335 u32 ctsTimer[FST_MAX_PORTS];
336 u32 ctsTimerRun[FST_MAX_PORTS];
337 u32 dcdTimer[FST_MAX_PORTS];
338 u32 dcdTimerRun[FST_MAX_PORTS];
409 u8 txBuffer[FST_MAX_PORTS][NUM_TX_BUFFER][LEN_TX_BUFFER];
410 u8 rxBuffer[FST_MAX_PORTS][NUM_RX_BUFFER][LEN_RX_BUFFER];
457 struct fst_port_info ports[FST_MAX_PORTS];