Lines Matching refs:cr
288 u32 cr;
344 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
346 cr = ((cr & ~XAXIDMA_COALESCE_MASK) |
349 cr = ((cr & ~XAXIDMA_DELAY_MASK) |
352 cr |= XAXIDMA_IRQ_ALL_MASK;
354 nixge_dma_write_reg(priv, XAXIDMA_RX_CR_OFFSET, cr);
357 cr = nixge_dma_read_reg(priv, XAXIDMA_TX_CR_OFFSET);
359 cr = (((cr & ~XAXIDMA_COALESCE_MASK)) |
362 cr = (((cr & ~XAXIDMA_DELAY_MASK)) |
365 cr |= XAXIDMA_IRQ_ALL_MASK;
367 nixge_dma_write_reg(priv, XAXIDMA_TX_CR_OFFSET, cr);
373 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
375 cr | XAXIDMA_CR_RUNSTOP_MASK);
384 cr = nixge_dma_read_reg(priv, XAXIDMA_TX_CR_OFFSET);
386 cr | XAXIDMA_CR_RUNSTOP_MASK);
674 u32 status, cr;
689 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
690 cr |= (XAXIDMA_IRQ_IOC_MASK | XAXIDMA_IRQ_DELAY_MASK);
691 nixge_dma_write_reg(priv, XAXIDMA_RX_CR_OFFSET, cr);
704 u32 cr;
723 cr = nixge_dma_read_reg(priv, XAXIDMA_TX_CR_OFFSET);
725 cr &= (~XAXIDMA_IRQ_ALL_MASK);
727 nixge_dma_write_reg(priv, XAXIDMA_TX_CR_OFFSET, cr);
729 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
731 cr &= (~XAXIDMA_IRQ_ALL_MASK);
733 nixge_dma_write_reg(priv, XAXIDMA_RX_CR_OFFSET, cr);
748 u32 cr;
754 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
755 cr &= ~(XAXIDMA_IRQ_IOC_MASK | XAXIDMA_IRQ_DELAY_MASK);
756 nixge_dma_write_reg(priv, XAXIDMA_RX_CR_OFFSET, cr);
772 cr = nixge_dma_read_reg(priv, XAXIDMA_TX_CR_OFFSET);
774 cr &= (~XAXIDMA_IRQ_ALL_MASK);
776 nixge_dma_write_reg(priv, XAXIDMA_TX_CR_OFFSET, cr);
778 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
780 cr &= (~XAXIDMA_IRQ_ALL_MASK);
782 nixge_dma_write_reg(priv, XAXIDMA_RX_CR_OFFSET, cr);
796 u32 cr, i;
822 cr = nixge_dma_read_reg(lp, XAXIDMA_RX_CR_OFFSET);
824 cr = ((cr & ~XAXIDMA_COALESCE_MASK) |
827 cr = ((cr & ~XAXIDMA_DELAY_MASK) |
830 cr |= XAXIDMA_IRQ_ALL_MASK;
832 nixge_dma_write_reg(lp, XAXIDMA_RX_CR_OFFSET, cr);
835 cr = nixge_dma_read_reg(lp, XAXIDMA_TX_CR_OFFSET);
837 cr = (((cr & ~XAXIDMA_COALESCE_MASK)) |
840 cr = (((cr & ~XAXIDMA_DELAY_MASK)) |
843 cr |= XAXIDMA_IRQ_ALL_MASK;
845 nixge_dma_write_reg(lp, XAXIDMA_TX_CR_OFFSET, cr);
851 cr = nixge_dma_read_reg(lp, XAXIDMA_RX_CR_OFFSET);
853 cr | XAXIDMA_CR_RUNSTOP_MASK);
862 cr = nixge_dma_read_reg(lp, XAXIDMA_TX_CR_OFFSET);
864 cr | XAXIDMA_CR_RUNSTOP_MASK);
914 u32 cr;
924 cr = nixge_dma_read_reg(priv, XAXIDMA_RX_CR_OFFSET);
926 cr & (~XAXIDMA_CR_RUNSTOP_MASK));
927 cr = nixge_dma_read_reg(priv, XAXIDMA_TX_CR_OFFSET);
929 cr & (~XAXIDMA_CR_RUNSTOP_MASK));