Lines Matching refs:x40
79 #define MACON1 (0x00|0x40|SPRD_MASK)
80 /* #define MACON2 (0x01|0x40|SPRD_MASK) */
81 #define MACON3 (0x02|0x40|SPRD_MASK)
82 #define MACON4 (0x03|0x40|SPRD_MASK)
83 #define MABBIPG (0x04|0x40|SPRD_MASK)
84 #define MAIPGL (0x06|0x40|SPRD_MASK)
85 #define MAIPGH (0x07|0x40|SPRD_MASK)
86 #define MACLCON1 (0x08|0x40|SPRD_MASK)
87 #define MACLCON2 (0x09|0x40|SPRD_MASK)
88 #define MAMXFLL (0x0A|0x40|SPRD_MASK)
89 #define MAMXFLH (0x0B|0x40|SPRD_MASK)
90 #define MAPHSUP (0x0D|0x40|SPRD_MASK)
91 #define MICON (0x11|0x40|SPRD_MASK)
92 #define MICMD (0x12|0x40|SPRD_MASK)
93 #define MIREGADR (0x14|0x40|SPRD_MASK)
94 #define MIWRL (0x16|0x40|SPRD_MASK)
95 #define MIWRH (0x17|0x40|SPRD_MASK)
96 #define MIRDL (0x18|0x40|SPRD_MASK)
97 #define MIRDH (0x19|0x40|SPRD_MASK)
128 #define EIE_PKTIE 0x40
136 #define EIR_PKTIF 0x40
151 #define ECON2_PKTDEC 0x40
156 #define ECON1_RXRST 0x40
171 #define MACON2_RNDRST 0x40
178 #define MACON3_PADCFG1 0x40
194 #define ERXFCON_ANDOR 0x40
286 #define ENC28J60_WRITE_CTRL_REG 0x40