Lines Matching defs:io_base

163  * @io_base: base address for registers of SMI.
174 void __iomem *io_base;
229 ctrlreg1 = readl(dev->io_base + SMI_CR1);
231 writel(ctrlreg1 & ~(SW_MODE | WB_MODE), dev->io_base + SMI_CR1);
235 dev->io_base + SMI_CR2);
248 writel(ctrlreg1, dev->io_base + SMI_CR1);
249 writel(0, dev->io_base + SMI_CR2);
301 status = readl(dev->io_base + SMI_SR);
307 writel(0, dev->io_base + SMI_SR);
343 writel(0, dev->io_base + SMI_SR);
345 writel(val, dev->io_base + SMI_CR1);
387 ctrlreg1 = readl(dev->io_base + SMI_CR1);
389 writel(ctrlreg1 & ~SW_MODE, dev->io_base + SMI_CR1);
392 writel((bank << BANK_SHIFT) | WE | TFIE, dev->io_base + SMI_CR2);
398 writel(ctrlreg1, dev->io_base + SMI_CR1);
399 writel(0, dev->io_base + SMI_CR2);
460 ctrlreg1 = readl(dev->io_base + SMI_CR1);
461 writel((ctrlreg1 | SW_MODE) & ~WB_MODE, dev->io_base + SMI_CR1);
464 writel(command, dev->io_base + SMI_TR);
467 dev->io_base + SMI_CR2);
479 writel(ctrlreg1, dev->io_base + SMI_CR1);
480 writel(0, dev->io_base + SMI_CR2);
576 ctrlreg1 = val = readl(dev->io_base + SMI_CR1);
581 writel(val, dev->io_base + SMI_CR1);
586 writel(ctrlreg1, dev->io_base + SMI_CR1);
634 ctrlreg1 = readl(dev->io_base + SMI_CR1);
635 writel((ctrlreg1 | WB_MODE) & ~SW_MODE, dev->io_base + SMI_CR1);
655 writel(ctrlreg1, dev->io_base + SMI_CR1);
758 val = readl(dev->io_base + SMI_CR1);
759 writel(val | SW_MODE, dev->io_base + SMI_CR1);
762 writel(OPCODE_RDID, dev->io_base + SMI_TR);
766 writel(val, dev->io_base + SMI_CR2);
777 val = readl(dev->io_base + SMI_RR);
783 val = readl(dev->io_base + SMI_CR1);
784 writel(val & ~SW_MODE, dev->io_base + SMI_CR1);
980 dev->io_base = devm_ioremap_resource(&pdev->dev, smi_base);
981 if (IS_ERR(dev->io_base)) {
982 ret = PTR_ERR(dev->io_base);