Lines Matching defs:SMI_CR1
51 #define SMI_CR1 0x0 /* SMI control register 1 */
229 ctrlreg1 = readl(dev->io_base + SMI_CR1);
231 writel(ctrlreg1 & ~(SW_MODE | WB_MODE), dev->io_base + SMI_CR1);
248 writel(ctrlreg1, dev->io_base + SMI_CR1);
345 writel(val, dev->io_base + SMI_CR1);
387 ctrlreg1 = readl(dev->io_base + SMI_CR1);
389 writel(ctrlreg1 & ~SW_MODE, dev->io_base + SMI_CR1);
398 writel(ctrlreg1, dev->io_base + SMI_CR1);
460 ctrlreg1 = readl(dev->io_base + SMI_CR1);
461 writel((ctrlreg1 | SW_MODE) & ~WB_MODE, dev->io_base + SMI_CR1);
479 writel(ctrlreg1, dev->io_base + SMI_CR1);
576 ctrlreg1 = val = readl(dev->io_base + SMI_CR1);
581 writel(val, dev->io_base + SMI_CR1);
586 writel(ctrlreg1, dev->io_base + SMI_CR1);
634 ctrlreg1 = readl(dev->io_base + SMI_CR1);
635 writel((ctrlreg1 | WB_MODE) & ~SW_MODE, dev->io_base + SMI_CR1);
655 writel(ctrlreg1, dev->io_base + SMI_CR1);
758 val = readl(dev->io_base + SMI_CR1);
759 writel(val | SW_MODE, dev->io_base + SMI_CR1);
783 val = readl(dev->io_base + SMI_CR1);
784 writel(val & ~SW_MODE, dev->io_base + SMI_CR1);