Lines Matching defs:pllsw
455 u32 pllsw;
1259 val |= (PRCM_CLK_MGT_CLKEN | clk_mgt[clock].pllsw);
1261 clk_mgt[clock].pllsw = (val & PRCM_CLK_MGT_CLKPLLSW_MASK);
1437 u32 pllsw;
1448 val |= clk_mgt[clock].pllsw;
1449 pllsw = (val & PRCM_CLK_MGT_CLKPLLSW_MASK);
1451 if (pllsw == PRCM_CLK_MGT_CLKPLLSW_SOC0)
1453 else if (pllsw == PRCM_CLK_MGT_CLKPLLSW_SOC1)
1455 else if (pllsw == PRCM_CLK_MGT_CLKPLLSW_DDR)
1602 src_rate = clock_source_rate((val | clk_mgt[clock].pllsw),
1762 src_rate = clock_source_rate((val | clk_mgt[clock].pllsw),