Lines Matching refs:regr
32 #define regr(reg) readl((reg) + vpif_base)
139 regw((regr(reg)) | (0x01 << bit), reg);
144 regw(((regr(reg)) & ~(0x01 << bit)), reg);
221 #define channel0_intr_assert() (regw((regr(VPIF_CH0_CTRL)|\
225 #define channel1_intr_assert() (regw((regr(VPIF_CH1_CTRL)|\
229 #define channel2_intr_assert() (regw((regr(VPIF_CH2_CTRL)|\
233 #define channel3_intr_assert() (regw((regr(VPIF_CH3_CTRL)|\
274 regw((regr(VPIF_CH0_CTRL) | (VPIF_CH0_EN)), VPIF_CH0_CTRL);
276 regw((regr(VPIF_CH0_CTRL) & (~VPIF_CH0_EN)), VPIF_CH0_CTRL);
283 regw((regr(VPIF_CH1_CTRL) | (VPIF_CH1_EN)), VPIF_CH1_CTRL);
285 regw((regr(VPIF_CH1_CTRL) & (~VPIF_CH1_EN)), VPIF_CH1_CTRL);
296 regw((regr(VPIF_INTEN) | 0x10), VPIF_INTEN);
297 regw((regr(VPIF_INTEN_SET) | 0x10), VPIF_INTEN_SET);
299 regw((regr(VPIF_INTEN) | VPIF_INTEN_FRAME_CH0), VPIF_INTEN);
300 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH0),
303 regw((regr(VPIF_INTEN) & (~VPIF_INTEN_FRAME_CH0)), VPIF_INTEN);
304 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH0),
318 regw((regr(VPIF_INTEN) | 0x10), VPIF_INTEN);
319 regw((regr(VPIF_INTEN_SET) | 0x10), VPIF_INTEN_SET);
321 regw((regr(VPIF_INTEN) | VPIF_INTEN_FRAME_CH1), VPIF_INTEN);
322 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH1),
325 regw((regr(VPIF_INTEN) & (~VPIF_INTEN_FRAME_CH1)), VPIF_INTEN);
326 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH1),
429 regw((regr(VPIF_CH2_CTRL) | (VPIF_CH2_CLK_EN)), VPIF_CH2_CTRL);
430 regw((regr(VPIF_CH2_CTRL) | (VPIF_CH2_EN)), VPIF_CH2_CTRL);
432 regw((regr(VPIF_CH2_CTRL) & (~VPIF_CH2_CLK_EN)), VPIF_CH2_CTRL);
433 regw((regr(VPIF_CH2_CTRL) & (~VPIF_CH2_EN)), VPIF_CH2_CTRL);
441 regw((regr(VPIF_CH3_CTRL) | (VPIF_CH3_CLK_EN)), VPIF_CH3_CTRL);
442 regw((regr(VPIF_CH3_CTRL) | (VPIF_CH3_EN)), VPIF_CH3_CTRL);
444 regw((regr(VPIF_CH3_CTRL) & (~VPIF_CH3_CLK_EN)), VPIF_CH3_CTRL);
445 regw((regr(VPIF_CH3_CTRL) & (~VPIF_CH3_EN)), VPIF_CH3_CTRL);
457 regw((regr(VPIF_INTEN) | 0x10), VPIF_INTEN);
458 regw((regr(VPIF_INTEN_SET) | 0x10), VPIF_INTEN_SET);
459 regw((regr(VPIF_INTEN) | VPIF_INTEN_FRAME_CH2), VPIF_INTEN);
460 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH2),
463 regw((regr(VPIF_INTEN) & (~VPIF_INTEN_FRAME_CH2)), VPIF_INTEN);
464 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH2),
478 regw((regr(VPIF_INTEN) | 0x10), VPIF_INTEN);
479 regw((regr(VPIF_INTEN_SET) | 0x10), VPIF_INTEN_SET);
481 regw((regr(VPIF_INTEN) | VPIF_INTEN_FRAME_CH3), VPIF_INTEN);
482 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH3),
485 regw((regr(VPIF_INTEN) & (~VPIF_INTEN_FRAME_CH3)), VPIF_INTEN);
486 regw((regr(VPIF_INTEN_SET) | VPIF_INTEN_FRAME_CH3),
611 status = regr(VPIF_STATUS) & mask;