Lines Matching refs:vpifregs
246 static const struct vpif_registers vpifregs[VPIF_NUM_CHANNELS] = {
289 value = (config->eav2sav & vpifregs[config_channel_id].width_mask);
291 value |= (config->sav2eav & vpifregs[config_channel_id].width_mask);
292 regw(value, vpifregs[channel_id].h_cfg);
294 value = (config->l1 & vpifregs[config_channel_id].len_mask);
296 value |= (config->l3 & vpifregs[config_channel_id].len_mask);
297 regw(value, vpifregs[channel_id].v_cfg_00);
299 value = (config->l5 & vpifregs[config_channel_id].len_mask);
301 value |= (config->l7 & vpifregs[config_channel_id].len_mask);
302 regw(value, vpifregs[channel_id].v_cfg_01);
304 value = (config->l9 & vpifregs[config_channel_id].len_mask);
306 value |= (config->l11 & vpifregs[config_channel_id].len_mask);
307 regw(value, vpifregs[channel_id].v_cfg_02);
309 value = (config->vsize & vpifregs[config_channel_id].len_mask);
310 regw(value, vpifregs[channel_id].v_cfg);
330 reg = vpifregs[i].ch_ctrl;
367 vpifregs[i].line_offset);
402 regw(value, vpifregs[channel_id].vanc0_strt);
406 regw(value, vpifregs[channel_id].vanc1_strt);
410 regw(value, vpifregs[channel_id].vanc0_size);
414 regw(value, vpifregs[channel_id].vanc1_size);
421 return (regr(vpifregs[channel_id].ch_ctrl) & VPIF_CH_FID_MASK)