Lines Matching refs:di
123 static inline u32 ipu_di_read(struct ipu_di *di, unsigned offset)
125 return readl(di->base + offset);
128 static inline void ipu_di_write(struct ipu_di *di, u32 value, unsigned offset)
130 writel(value, di->base + offset);
133 static void ipu_di_data_wave_config(struct ipu_di *di,
140 ipu_di_write(di, reg, DI_DW_GEN(wave_gen));
143 static void ipu_di_data_pin_config(struct ipu_di *di, int wave_gen, int di_pin,
148 reg = ipu_di_read(di, DI_DW_GEN(wave_gen));
151 ipu_di_write(di, reg, DI_DW_GEN(wave_gen));
153 ipu_di_write(di, (down << 16) | up, DI_DW_SET(wave_gen, set));
156 static void ipu_di_sync_config(struct ipu_di *di, struct di_sync_config *config,
170 dev_err(di->ipu->dev, "DI%d counters out of range.\n",
171 di->id);
179 ipu_di_write(di, reg, DI_SW_GEN0(wave_gen));
193 ipu_di_write(di, reg, DI_SW_GEN1(wave_gen));
195 reg = ipu_di_read(di, DI_STP_REP(wave_gen));
198 ipu_di_write(di, reg, DI_STP_REP(wave_gen));
202 static void ipu_di_sync_config_interlaced(struct ipu_di *di,
260 ipu_di_sync_config(di, cfg, 0, ARRAY_SIZE(cfg));
262 ipu_di_write(di, v_total / 2 - 1, DI_SCR_CONF);
265 static void ipu_di_sync_config_noninterlaced(struct ipu_di *di,
386 ipu_di_write(di, v_total - 1, DI_SCR_CONF);
388 ipu_di_sync_config(di, cfg, 0, ARRAY_SIZE(cfg));
390 ipu_di_sync_config(di, cfg_vga, 0, ARRAY_SIZE(cfg_vga));
393 static void ipu_di_config_clock(struct ipu_di *di,
406 clk = di->clk_di;
447 clkrate = clk_get_rate(di->clk_ipu);
454 dev_dbg(di->ipu->dev, " IPU clock can give %lu with divider %u, error %c%d.%d%%\n",
460 clk = di->clk_ipu;
467 clk = di->clk_di;
479 di->clk_di_pixel = clk;
482 ipu_di_write(di, clkgen0, DI_BS_CLKGEN0);
490 ipu_di_write(di, (clkgen0 >> 4) << 16, DI_BS_CLKGEN1);
493 val = ipu_di_read(di, DI_GENERAL) & ~DI_GEN_DI_CLK_EXT;
494 if (clk == di->clk_di)
496 ipu_di_write(di, val, DI_GENERAL);
498 dev_dbg(di->ipu->dev, "Want %luHz IPU %luHz DI %luHz using %s, %luHz\n",
500 clk_get_rate(di->clk_ipu),
501 clk_get_rate(di->clk_di),
502 clk == di->clk_di ? "DI" : "IPU",
503 clk_get_rate(di->clk_di_pixel) / (clkgen0 >> 4));
510 int ipu_di_adjust_videomode(struct ipu_di *di, struct videomode *mode)
526 dev_warn(di->ipu->dev, "failed to adjust videomode\n");
530 dev_dbg(di->ipu->dev, "videomode adapted for IPU restrictions\n");
558 int ipu_di_init_sync_panel(struct ipu_di *di, struct ipu_di_signal_cfg *sig)
564 dev_dbg(di->ipu->dev, "disp %d: panel size = %d x %d\n",
565 di->id, sig->mode.hactive, sig->mode.vactive);
567 dev_dbg(di->ipu->dev, "Clocks: IPU %luHz DI %luHz Needed %luHz\n",
568 clk_get_rate(di->clk_ipu),
569 clk_get_rate(di->clk_di),
574 ipu_di_config_clock(di, sig);
576 div = ipu_di_read(di, DI_BS_CLKGEN0) & 0xfff;
581 ipu_di_write(di, (div << 16), DI_BS_CLKGEN1);
583 ipu_di_data_wave_config(di, SYNC_WAVE, div - 1, div - 1);
584 ipu_di_data_pin_config(di, SYNC_WAVE, DI_PIN15, 3, 0, div * 2);
586 di_gen = ipu_di_read(di, DI_GENERAL) & DI_GEN_DI_CLK_EXT;
590 ipu_di_sync_config_interlaced(di, sig);
597 ipu_di_sync_config_noninterlaced(di, sig, div);
600 if (di->id == 1)
617 ipu_di_write(di, di_gen, DI_GENERAL);
619 ipu_di_write(di, (--vsync_cnt << DI_VSYNC_SEL_OFFSET) | 0x00000002,
622 reg = ipu_di_read(di, DI_POL);
630 ipu_di_write(di, reg, DI_POL);
638 int ipu_di_enable(struct ipu_di *di)
642 WARN_ON(IS_ERR(di->clk_di_pixel));
644 ret = clk_prepare_enable(di->clk_di_pixel);
648 ipu_module_enable(di->ipu, di->module);
654 int ipu_di_disable(struct ipu_di *di)
656 WARN_ON(IS_ERR(di->clk_di_pixel));
658 ipu_module_disable(di->ipu, di->module);
660 clk_disable_unprepare(di->clk_di_pixel);
666 int ipu_di_get_num(struct ipu_di *di)
668 return di->id;
676 struct ipu_di *di;
681 di = ipu->di_priv[disp];
685 if (di->inuse) {
686 di = ERR_PTR(-EBUSY);
690 di->inuse = true;
694 return di;
698 void ipu_di_put(struct ipu_di *di)
702 di->inuse = false;
712 struct ipu_di *di;
717 di = devm_kzalloc(dev, sizeof(*di), GFP_KERNEL);
718 if (!di)
721 ipu->di_priv[id] = di;
723 di->clk_di = devm_clk_get(dev, id ? "di1" : "di0");
724 if (IS_ERR(di->clk_di))
725 return PTR_ERR(di->clk_di);
727 di->module = module;
728 di->id = id;
729 di->clk_ipu = clk_ipu;
730 di->base = devm_ioremap(dev, base, PAGE_SIZE);
731 if (!di->base)
734 ipu_di_write(di, 0x10, DI_BS_CLKGEN0);
737 id, base, di->base);
738 di->inuse = false;
739 di->ipu = ipu;