Lines Matching defs:value
78 u32 value = readl(dpaux->regs + (offset << 2));
80 trace_dpaux_readl(dpaux->dev, offset, value);
82 return value;
86 u32 value, unsigned int offset)
88 trace_dpaux_writel(dpaux->dev, offset, value);
89 writel(value, dpaux->regs + (offset << 2));
99 u32 value = 0;
102 value |= buffer[i * 4 + j] << (j * 8);
104 tegra_dpaux_writel(dpaux, value, DPAUX_DP_AUXDATA_WRITE(i));
115 u32 value;
117 value = tegra_dpaux_readl(dpaux, DPAUX_DP_AUXDATA_READ(i));
120 buffer[i * 4 + j] = value >> (j * 8);
132 u32 value;
147 value = DPAUX_DP_AUXCTL_CMD_ADDRESS_ONLY;
155 value = DPAUX_DP_AUXCTL_CMDLEN(msg->size - 1);
161 value |= DPAUX_DP_AUXCTL_CMD_MOT_WR;
163 value |= DPAUX_DP_AUXCTL_CMD_I2C_WR;
169 value |= DPAUX_DP_AUXCTL_CMD_MOT_RD;
171 value |= DPAUX_DP_AUXCTL_CMD_I2C_RD;
177 value |= DPAUX_DP_AUXCTL_CMD_MOT_RQ;
179 value |= DPAUX_DP_AUXCTL_CMD_I2C_RQ;
184 value |= DPAUX_DP_AUXCTL_CMD_AUX_WR;
188 value |= DPAUX_DP_AUXCTL_CMD_AUX_RD;
196 tegra_dpaux_writel(dpaux, value, DPAUX_DP_AUXCTL);
204 value = tegra_dpaux_readl(dpaux, DPAUX_DP_AUXCTL);
205 value |= DPAUX_DP_AUXCTL_TRANSACTREQ;
206 tegra_dpaux_writel(dpaux, value, DPAUX_DP_AUXCTL);
213 value = tegra_dpaux_readl(dpaux, DPAUX_DP_AUXSTAT);
216 if (value & DPAUX_DP_AUXSTAT_TIMEOUT_ERROR)
219 if ((value & DPAUX_DP_AUXSTAT_RX_ERROR) ||
220 (value & DPAUX_DP_AUXSTAT_SINKSTAT_ERROR) ||
221 (value & DPAUX_DP_AUXSTAT_NO_STOP_ERROR))
224 switch ((value & DPAUX_DP_AUXSTAT_REPLY_TYPE_MASK) >> 16) {
248 size_t count = value & DPAUX_DP_AUXSTAT_REPLY_MASK;
253 * an -EBUSY return value, simply reuse that instead.
283 u32 value;
286 value = tegra_dpaux_readl(dpaux, DPAUX_INTR_AUX);
287 tegra_dpaux_writel(dpaux, value, DPAUX_INTR_AUX);
289 if (value & (DPAUX_INTR_PLUG_EVENT | DPAUX_INTR_UNPLUG_EVENT))
292 if (value & DPAUX_INTR_IRQ_EVENT) {
296 if (value & DPAUX_INTR_AUX_DONE)
310 u32 value = tegra_dpaux_readl(dpaux, DPAUX_HYBRID_SPARE);
312 value |= DPAUX_HYBRID_SPARE_PAD_POWER_DOWN;
314 tegra_dpaux_writel(dpaux, value, DPAUX_HYBRID_SPARE);
319 u32 value = tegra_dpaux_readl(dpaux, DPAUX_HYBRID_SPARE);
321 value &= ~DPAUX_HYBRID_SPARE_PAD_POWER_DOWN;
323 tegra_dpaux_writel(dpaux, value, DPAUX_HYBRID_SPARE);
328 u32 value;
332 value = DPAUX_HYBRID_PADCTL_AUX_CMH(dpaux->soc->cmh) |
340 value = DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV |
356 tegra_dpaux_writel(dpaux, value, DPAUX_HYBRID_PADCTL);
451 u32 value;
566 value = DPAUX_INTR_AUX_DONE | DPAUX_INTR_IRQ_EVENT |
568 tegra_dpaux_writel(dpaux, value, DPAUX_INTR_EN_AUX);
569 tegra_dpaux_writel(dpaux, value, DPAUX_INTR_AUX);
795 u32 value;
797 value = tegra_dpaux_readl(dpaux, DPAUX_DP_AUXSTAT);
799 if (value & DPAUX_DP_AUXSTAT_HPD_STATUS)