Lines Matching refs:reset_mask
1748 u32 reset_mask = 0;
1759 reset_mask |= RADEON_RESET_GFX;
1763 reset_mask |= RADEON_RESET_CP;
1766 reset_mask |= RADEON_RESET_GRBM | RADEON_RESET_GFX | RADEON_RESET_CP;
1771 reset_mask |= RADEON_RESET_DMA;
1776 reset_mask |= RADEON_RESET_DMA1;
1781 reset_mask |= RADEON_RESET_DMA;
1784 reset_mask |= RADEON_RESET_DMA1;
1789 reset_mask |= RADEON_RESET_RLC;
1792 reset_mask |= RADEON_RESET_IH;
1795 reset_mask |= RADEON_RESET_SEM;
1798 reset_mask |= RADEON_RESET_GRBM;
1801 reset_mask |= RADEON_RESET_VMC;
1805 reset_mask |= RADEON_RESET_MC;
1808 reset_mask |= RADEON_RESET_DISPLAY;
1813 reset_mask |= RADEON_RESET_VMC;
1816 if (reset_mask & RADEON_RESET_MC) {
1817 DRM_DEBUG("MC busy: 0x%08X, clearing.\n", reset_mask);
1818 reset_mask &= ~RADEON_RESET_MC;
1821 return reset_mask;
1824 static void cayman_gpu_soft_reset(struct radeon_device *rdev, u32 reset_mask)
1830 if (reset_mask == 0)
1833 dev_info(rdev->dev, "GPU softreset: 0x%08X\n", reset_mask);
1848 if (reset_mask & RADEON_RESET_DMA) {
1855 if (reset_mask & RADEON_RESET_DMA1) {
1869 if (reset_mask & (RADEON_RESET_GFX | RADEON_RESET_COMPUTE)) {
1884 if (reset_mask & RADEON_RESET_CP) {
1890 if (reset_mask & RADEON_RESET_DMA)
1893 if (reset_mask & RADEON_RESET_DMA1)
1896 if (reset_mask & RADEON_RESET_DISPLAY)
1899 if (reset_mask & RADEON_RESET_RLC)
1902 if (reset_mask & RADEON_RESET_SEM)
1905 if (reset_mask & RADEON_RESET_IH)
1908 if (reset_mask & RADEON_RESET_GRBM)
1911 if (reset_mask & RADEON_RESET_VMC)
1915 if (reset_mask & RADEON_RESET_MC)
1958 u32 reset_mask;
1965 reset_mask = cayman_gpu_check_soft_reset(rdev);
1967 if (reset_mask)
1970 cayman_gpu_soft_reset(rdev, reset_mask);
1972 reset_mask = cayman_gpu_check_soft_reset(rdev);
1974 if (reset_mask)
1993 u32 reset_mask = cayman_gpu_check_soft_reset(rdev);
1995 if (!(reset_mask & (RADEON_RESET_GFX |