Lines Matching refs:bytes
61 void *p_data, unsigned int bytes, bool read)
76 bytes);
79 bytes);
84 memcpy(p_data, pt, bytes);
86 memcpy(pt, p_data, bytes);
97 * @bytes: access data length
103 void *p_data, unsigned int bytes)
111 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, true);
118 if (drm_WARN_ON(&i915->drm, bytes > 8))
125 if (drm_WARN_ON(&i915->drm, bytes != 4 && bytes != 8))
128 !reg_is_gtt(gvt, offset + bytes - 1)))
132 p_data, bytes);
139 ret = intel_gvt_hypervisor_read_gpa(vgpu, pa, p_data, bytes);
143 if (drm_WARN_ON(&i915->drm, !reg_is_mmio(gvt, offset + bytes - 1)))
147 if (drm_WARN_ON(&i915->drm, !IS_ALIGNED(offset, bytes)))
151 ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, true);
161 offset, bytes);
172 * @bytes: access data length
178 void *p_data, unsigned int bytes)
186 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, false);
194 if (drm_WARN_ON(&i915->drm, bytes > 8))
201 if (drm_WARN_ON(&i915->drm, bytes != 4 && bytes != 8))
204 !reg_is_gtt(gvt, offset + bytes - 1)))
208 p_data, bytes);
215 ret = intel_gvt_hypervisor_write_gpa(vgpu, pa, p_data, bytes);
219 ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, false);
228 bytes);