Lines Matching defs:base
43 void __iomem *base;
61 gs->base = devm_platform_ioremap_resource(pdev, 0);
62 if (IS_ERR(gs->base))
63 return PTR_ERR(gs->base);
67 gs->base + MLXBF_GPIO_PIN_STATE,
70 gs->base + MLXBF_GPIO_PIN_DIR_O,
71 gs->base + MLXBF_GPIO_PIN_DIR_I,
95 gs->csave_regs.scratchpad = readq(gs->base + MLXBF_GPIO_SCRATCHPAD);
97 readq(gs->base + MLXBF_GPIO_PAD_CONTROL_FIRST_WORD);
99 readq(gs->base + MLXBF_GPIO_PAD_CONTROL_1_FIRST_WORD);
101 readq(gs->base + MLXBF_GPIO_PAD_CONTROL_2_FIRST_WORD);
103 readq(gs->base + MLXBF_GPIO_PAD_CONTROL_3_FIRST_WORD);
104 gs->csave_regs.pin_dir_i = readq(gs->base + MLXBF_GPIO_PIN_DIR_I);
105 gs->csave_regs.pin_dir_o = readq(gs->base + MLXBF_GPIO_PIN_DIR_O);
114 writeq(gs->csave_regs.scratchpad, gs->base + MLXBF_GPIO_SCRATCHPAD);
116 gs->base + MLXBF_GPIO_PAD_CONTROL_FIRST_WORD);
118 gs->base + MLXBF_GPIO_PAD_CONTROL_1_FIRST_WORD);
120 gs->base + MLXBF_GPIO_PAD_CONTROL_2_FIRST_WORD);
122 gs->base + MLXBF_GPIO_PAD_CONTROL_3_FIRST_WORD);
123 writeq(gs->csave_regs.pin_dir_i, gs->base + MLXBF_GPIO_PIN_DIR_I);
124 writeq(gs->csave_regs.pin_dir_o, gs->base + MLXBF_GPIO_PIN_DIR_O);