Lines Matching refs:clkr
55 .clkr = {
75 &gpll0_main.clkr.hw },
85 .clkr.hw.init = &(struct clk_init_data){
88 &gpll0_main.clkr.hw },
96 { .hw = &gpll0.clkr.hw},
110 .clkr = {
128 .clkr.hw.init = &(struct clk_init_data){
131 &ubi32_pll_main.clkr.hw },
141 .clkr = {
159 .clkr.hw.init = &(struct clk_init_data){
162 &gpll6_main.clkr.hw },
171 .clkr = {
189 .clkr.hw.init = &(struct clk_init_data){
192 &gpll4_main.clkr.hw },
210 .clkr.hw.init = &(struct clk_init_data){
221 .clkr = {
239 .clkr.hw.init = &(struct clk_init_data){
242 &gpll2_main.clkr.hw },
251 .clkr = {
269 .clkr.hw.init = &(struct clk_init_data){
272 &nss_crypto_pll_main.clkr.hw },
287 { .hw = &gpll4.clkr.hw },
288 { .hw = &gpll0.clkr.hw },
289 { .hw = &gpll6.clkr.hw },
306 .clkr.hw.init = &(struct clk_init_data){
320 &qdss_tsctr_clk_src.clkr.hw },
337 .clkr.hw.init = &(struct clk_init_data){
351 &qdss_tsctr_clk_src.clkr.hw },
367 { .hw = &gpll0.clkr.hw },
368 { .hw = &gpll4.clkr.hw },
369 { .hw = &nss_crypto_pll.clkr.hw },
370 { .hw = &ubi32_pll.clkr.hw },
387 .clkr.hw.init = &(struct clk_init_data){
397 .clkr = {
420 { .hw = &gpll0.clkr.hw },
433 .clkr.hw.init = &(struct clk_init_data){
443 .clkr = {
471 { .hw = &gpll0.clkr.hw },
472 { .hw = &gpll6.clkr.hw },
488 .clkr.hw.init = &(struct clk_init_data){
509 .clkr.hw.init = &(struct clk_init_data){
536 { .hw = &ubi32_pll.clkr.hw },
556 .clkr.hw.init = &(struct clk_init_data){
583 { .hw = &ubi32_pll.clkr.hw },
603 .clkr.hw.init = &(struct clk_init_data){
626 { .hw = &gpll0.clkr.hw },
627 { .hw = &gpll4.clkr.hw },
641 .clkr.hw.init = &(struct clk_init_data){
660 { .hw = &gpll0.clkr.hw },
675 .clkr.hw.init = &(struct clk_init_data){
687 .clkr = {
691 &apss_ahb_clk_src.clkr.hw },
704 &gcc_xo_clk_src.clkr.hw },
722 { .hw = &ubi32_pll.clkr.hw },
739 .clkr.hw.init = &(struct clk_init_data){
758 { .hw = &ubi32_pll.clkr.hw },
775 .clkr.hw.init = &(struct clk_init_data){
788 .clkr.hw.init = &(struct clk_init_data){
801 .clkr.hw.init = &(struct clk_init_data){
814 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
840 .clkr.hw.init = &(struct clk_init_data){
853 .clkr.hw.init = &(struct clk_init_data){
865 .clkr = {
869 &nss_port5_rx_clk_src.clkr.hw },
881 .clkr = {
885 &nss_port5_tx_clk_src.clkr.hw },
905 { .hw = &gpll0.clkr.hw },
906 { .hw = &gpll6.clkr.hw },
907 { .hw = &ubi32_pll.clkr.hw },
925 .clkr.hw.init = &(struct clk_init_data){
941 { .hw = &nss_crypto_pll.clkr.hw },
942 { .hw = &gpll0.clkr.hw },
957 .clkr.hw.init = &(struct clk_init_data){
969 .clkr = {
973 &nss_port1_rx_clk_src.clkr.hw },
985 .clkr = {
989 &nss_port1_tx_clk_src.clkr.hw },
1001 .clkr = {
1005 &nss_port2_rx_clk_src.clkr.hw },
1017 .clkr = {
1021 &nss_port2_tx_clk_src.clkr.hw },
1033 .clkr = {
1037 &nss_port3_rx_clk_src.clkr.hw },
1049 .clkr = {
1053 &nss_port3_tx_clk_src.clkr.hw },
1065 .clkr = {
1069 &nss_port4_rx_clk_src.clkr.hw },
1081 .clkr = {
1085 &nss_port4_tx_clk_src.clkr.hw },
1107 { .hw = &ubi32_pll.clkr.hw },
1108 { .hw = &gpll0.clkr.hw },
1109 { .hw = &gpll2.clkr.hw },
1110 { .hw = &gpll4.clkr.hw },
1111 { .hw = &gpll6.clkr.hw },
1128 .clkr.hw.init = &(struct clk_init_data){
1148 .clkr.hw.init = &(struct clk_init_data){
1168 .clkr.hw.init = &(struct clk_init_data){
1194 .clkr.hw.init = &(struct clk_init_data){
1207 .clkr.hw.init = &(struct clk_init_data){
1221 .clkr.hw.init = &(struct clk_init_data){
1234 .clkr.hw.init = &(struct clk_init_data){
1248 .clkr.hw.init = &(struct clk_init_data){
1261 .clkr.hw.init = &(struct clk_init_data){
1275 .clkr.hw.init = &(struct clk_init_data){
1288 .clkr.hw.init = &(struct clk_init_data){
1302 .clkr.hw.init = &(struct clk_init_data){
1315 .clkr.hw.init = &(struct clk_init_data){
1329 .clkr.hw.init = &(struct clk_init_data){
1363 .clkr.hw.init = &(struct clk_init_data){
1377 .clkr.hw.init = &(struct clk_init_data){
1391 .clkr.hw.init = &(struct clk_init_data){
1405 .clkr.hw.init = &(struct clk_init_data){
1419 .clkr.hw.init = &(struct clk_init_data){
1433 .clkr.hw.init = &(struct clk_init_data){
1454 .clkr.hw.init = &(struct clk_init_data){
1473 { .hw = &gpll0.clkr.hw },
1474 { .hw = &gpll6.clkr.hw },
1493 .clkr.hw.init = &(struct clk_init_data){
1507 .clkr.hw.init = &(struct clk_init_data){
1521 .clkr.hw.init = &(struct clk_init_data){
1535 &nss_ppe_clk_src.clkr.hw },
1546 .clkr = {
1550 &nss_ubi0_clk_src.clkr.hw },
1564 { .hw = &gpll0.clkr.hw },
1580 .clkr.hw.init = &(struct clk_init_data){
1603 .clkr = {
1629 { .hw = &gpll0.clkr.hw },
1630 { .hw = &gpll2.clkr.hw },
1647 .clkr.hw.init = &(struct clk_init_data){
1666 .clkr.hw.init = &(struct clk_init_data){
1683 { .hw = &gpll6.clkr.hw },
1684 { .hw = &gpll0.clkr.hw },
1701 .clkr.hw.init = &(struct clk_init_data){
1724 .clkr = {
1744 { .hw = &gpll0.clkr.hw },
1745 { .hw = &gpll6.clkr.hw },
1762 .clkr.hw.init = &(struct clk_init_data){
1783 .clkr.hw.init = &(struct clk_init_data){
1800 { .hw = &gpll4.clkr.hw },
1801 { .hw = &gpll0.clkr.hw },
1817 .clkr.hw.init = &(struct clk_init_data){
1831 .clkr.hw.init = &(struct clk_init_data){
1841 .clkr = {
1847 &adss_pwm_clk_src.clkr.hw },
1858 .clkr = {
1864 &apss_ahb_postdiv_clk_src.clkr.hw },
1888 .clkr.hw.init = &(struct clk_init_data){
1906 { .hw = &gpll0.clkr.hw },
1907 { .hw = &gpll2.clkr.hw },
1923 .clkr.hw.init = &(struct clk_init_data){
1934 .clkr = {
1940 &apss_axi_clk_src.clkr.hw },
1951 .clkr = {
1957 &pcnoc_bfdcd_clk_src.clkr.hw },
1967 .clkr = {
1973 &blsp1_qup1_i2c_apps_clk_src.clkr.hw },
1983 .clkr = {
1989 &blsp1_qup1_spi_apps_clk_src.clkr.hw },
1999 .clkr = {
2005 &blsp1_qup2_i2c_apps_clk_src.clkr.hw },
2015 .clkr = {
2021 &blsp1_qup2_spi_apps_clk_src.clkr.hw },
2031 .clkr = {
2037 &blsp1_qup3_i2c_apps_clk_src.clkr.hw },
2047 .clkr = {
2053 &blsp1_qup3_spi_apps_clk_src.clkr.hw },
2063 .clkr = {
2069 &blsp1_qup4_i2c_apps_clk_src.clkr.hw },
2079 .clkr = {
2085 &blsp1_qup4_spi_apps_clk_src.clkr.hw },
2095 .clkr = {
2101 &blsp1_qup5_i2c_apps_clk_src.clkr.hw },
2111 .clkr = {
2117 &blsp1_qup5_spi_apps_clk_src.clkr.hw },
2127 .clkr = {
2133 &blsp1_qup6_spi_apps_clk_src.clkr.hw },
2143 .clkr = {
2149 &blsp1_uart1_apps_clk_src.clkr.hw },
2159 .clkr = {
2165 &blsp1_uart2_apps_clk_src.clkr.hw },
2175 .clkr = {
2181 &blsp1_uart3_apps_clk_src.clkr.hw },
2191 .clkr = {
2197 &blsp1_uart4_apps_clk_src.clkr.hw },
2207 .clkr = {
2213 &blsp1_uart5_apps_clk_src.clkr.hw },
2223 .clkr = {
2229 &blsp1_uart6_apps_clk_src.clkr.hw },
2240 .clkr = {
2246 &pcnoc_bfdcd_clk_src.clkr.hw },
2257 .clkr = {
2263 &pcnoc_bfdcd_clk_src.clkr.hw },
2274 .clkr = {
2280 &crypto_clk_src.clkr.hw },
2294 &gpll6_main.clkr.hw },
2303 .clkr = {
2309 &gcc_xo_clk_src.clkr.hw },
2319 .clkr = {
2325 &gp1_clk_src.clkr.hw },
2335 .clkr = {
2341 &gp2_clk_src.clkr.hw },
2351 .clkr = {
2357 &gp3_clk_src.clkr.hw },
2367 .clkr = {
2373 &pcnoc_bfdcd_clk_src.clkr.hw },
2383 .clkr = {
2389 &nss_ppe_clk_src.clkr.hw },
2399 .clkr = {
2405 &nss_ce_clk_src.clkr.hw },
2415 .clkr = {
2421 &nss_ce_clk_src.clkr.hw },
2431 .clkr = {
2437 &pcnoc_bfdcd_clk_src.clkr.hw },
2447 .clkr = {
2453 &nss_crypto_clk_src.clkr.hw },
2463 .clkr = {
2469 &nss_ce_clk_src.clkr.hw },
2479 .clkr = {
2485 &nss_ppe_clk_src.clkr.hw },
2495 .clkr = {
2501 &nss_ppe_clk_src.clkr.hw },
2511 .clkr = {
2517 &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
2527 .clkr = {
2533 &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
2543 .clkr = {
2549 &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
2574 .clkr.hw.init = &(struct clk_init_data){
2584 { .hw = &gpll0.clkr.hw },
2585 { .hw = &gpll2.clkr.hw },
2586 { .hw = &gpll4.clkr.hw },
2587 { .hw = &gpll6.clkr.hw },
2603 .clkr.hw.init = &(struct clk_init_data){
2622 .clkr.hw.init = &(struct clk_init_data){
2641 .clkr.hw.init = &(struct clk_init_data){
2660 .clkr.hw.init = &(struct clk_init_data){
2679 .clkr.hw.init = &(struct clk_init_data){
2689 .clkr = {
2695 &lpass_core_axim_clk_src.clkr.hw },
2705 .clkr = {
2711 &lpass_snoc_cfg_clk_src.clkr.hw },
2721 .clkr = {
2727 &lpass_q6_axim_clk_src.clkr.hw },
2737 .clkr = {
2743 &qdss_at_clk_src.clkr.hw },
2753 .clkr = {
2769 .clkr = {
2785 .clkr = {
2801 .clkr = {
2807 &lpass_q6_axim_clk_src.clkr.hw },
2817 .clkr = {
2823 &lpass_core_axim_clk_src.clkr.hw },
2833 .clkr = {
2839 &lpass_q6_axim_clk_src.clkr.hw },
2849 .clkr = {
2855 &lpass_snoc_cfg_clk_src.clkr.hw },
2865 .clkr = {
2871 &ubi32_mem_noc_bfdcd_clk_src.clkr.hw },
2881 .clkr = {
2887 &nss_port1_rx_div_clk_src.clkr.hw },
2897 .clkr = {
2903 &nss_port1_tx_div_clk_src.clkr.hw },
2913 .clkr = {
2919 &nss_port2_rx_div_clk_src.clkr.hw },
2929 .clkr = {
2935 &nss_port2_tx_div_clk_src.clkr.hw },
2945 .clkr = {
2951 &nss_port3_rx_div_clk_src.clkr.hw },
2961 .clkr = {
2967 &nss_port3_tx_div_clk_src.clkr.hw },
2977 .clkr = {
2983 &nss_port4_rx_div_clk_src.clkr.hw },
2993 .clkr = {
2999 &nss_port4_tx_div_clk_src.clkr.hw },
3009 .clkr = {
3015 &nss_port5_rx_div_clk_src.clkr.hw },
3025 .clkr = {
3031 &nss_port5_tx_div_clk_src.clkr.hw },
3041 .clkr = {
3047 &nss_ppe_clk_src.clkr.hw },
3057 .clkr = {
3063 &nss_ppe_clk_src.clkr.hw },
3073 .clkr = {
3079 &nss_ppe_clk_src.clkr.hw },
3089 .clkr = {
3105 .clkr = {
3111 &nss_ce_clk_src.clkr.hw },
3121 .clkr = {
3127 &nss_ce_clk_src.clkr.hw },
3137 .clkr = {
3143 &nss_crypto_clk_src.clkr.hw },
3153 .clkr = {
3159 &nss_ppe_clk_src.clkr.hw },
3168 .clkr = {
3174 &nss_ppe_clk_src.clkr.hw },
3184 .clkr = {
3190 &gcc_xo_clk_src.clkr.hw },
3200 .clkr = {
3206 &system_noc_bfdcd_clk_src.clkr.hw },
3216 .clkr = {
3232 .clkr = {
3238 &nss_ce_clk_src.clkr.hw },
3248 .clkr = {
3254 &nss_ppe_clk_src.clkr.hw },
3264 .clkr = {
3270 &nss_ppe_clk_src.clkr.hw },
3280 .clkr = {
3286 &nss_ppe_clk_src.clkr.hw },
3296 .clkr = {
3302 &nss_ppe_clk_src.clkr.hw },
3312 .clkr = {
3318 &nss_ppe_clk_src.clkr.hw },
3329 .clkr = {
3335 &nss_ce_clk_src.clkr.hw },
3346 .clkr = {
3352 &ubi32_mem_noc_bfdcd_clk_src.clkr.hw },
3363 .clkr = {
3369 &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
3380 .clkr = {
3386 &nss_ubi0_div_clk_src.clkr.hw },
3396 .clkr = {
3402 &pcnoc_bfdcd_clk_src.clkr.hw },
3412 .clkr = {
3418 &pcie0_aux_clk_src.clkr.hw },
3428 .clkr = {
3434 &pcie0_axi_clk_src.clkr.hw },
3444 .clkr = {
3450 &pcie0_axi_clk_src.clkr.hw },
3460 .clkr = {
3466 &pcie0_axi_clk_src.clkr.hw },
3477 .clkr = {
3483 &pcie0_pipe_clk_src.clkr.hw },
3494 .clkr = {
3500 &pcnoc_bfdcd_clk_src.clkr.hw },
3510 .clkr = {
3526 .clkr = {
3532 &pcnoc_bfdcd_clk_src.clkr.hw },
3542 .clkr = {
3548 &pcnoc_bfdcd_clk_src.clkr.hw },
3558 .clkr = {
3564 &pcnoc_bfdcd_clk_src.clkr.hw },
3574 .clkr = {
3580 &sdcc1_apps_clk_src.clkr.hw },
3590 .clkr = {
3596 &pcnoc_bfdcd_clk_src.clkr.hw },
3606 .clkr = {
3612 &nss_port1_rx_div_clk_src.clkr.hw },
3622 .clkr = {
3628 &nss_port1_tx_div_clk_src.clkr.hw },
3638 .clkr = {
3644 &nss_port2_rx_div_clk_src.clkr.hw },
3654 .clkr = {
3660 &nss_port2_tx_div_clk_src.clkr.hw },
3670 .clkr = {
3676 &nss_port3_rx_div_clk_src.clkr.hw },
3686 .clkr = {
3692 &nss_port3_tx_div_clk_src.clkr.hw },
3702 .clkr = {
3708 &nss_port4_rx_div_clk_src.clkr.hw },
3718 .clkr = {
3724 &nss_port4_tx_div_clk_src.clkr.hw },
3734 .clkr = {
3740 &nss_port5_rx_div_clk_src.clkr.hw },
3750 .clkr = {
3756 &nss_port5_tx_div_clk_src.clkr.hw },
3766 .clkr = {
3772 &gcc_xo_clk_src.clkr.hw },
3782 .clkr = {
3788 &pcnoc_bfdcd_clk_src.clkr.hw },
3798 .clkr = {
3804 &nss_port5_rx_div_clk_src.clkr.hw },
3814 .clkr = {
3820 &nss_port5_tx_div_clk_src.clkr.hw },
3830 .clkr = {
3836 &gcc_xo_clk_src.clkr.hw },
3846 .clkr = {
3852 &usb0_aux_clk_src.clkr.hw },
3862 .clkr = {
3868 &usb0_master_clk_src.clkr.hw },
3878 .clkr = {
3884 &usb0_master_clk_src.clkr.hw },
3897 .clkr.hw.init = &(struct clk_init_data){
3907 .clkr = {
3913 &pcie0_rchng_clk_src.clkr.hw },
3923 .clkr = {
3929 &pcie0_axi_clk_src.clkr.hw },
3939 .clkr = {
3945 &usb0_master_clk_src.clkr.hw },
3955 .clkr = {
3961 &usb0_mock_utmi_clk_src.clkr.hw },
3971 .clkr = {
3977 &pcnoc_bfdcd_clk_src.clkr.hw },
3988 .clkr = {
3994 &usb0_pipe_clk_src.clkr.hw },
4004 .clkr = {
4010 &gcc_sleep_clk_src.clkr.hw },
4020 .clkr = {
4026 &pcnoc_bfdcd_clk_src.clkr.hw },
4036 .clkr = {
4042 &usb1_mock_utmi_clk_src.clkr.hw },
4052 .clkr = {
4058 &pcnoc_bfdcd_clk_src.clkr.hw },
4068 .clkr = {
4074 &gcc_sleep_clk_src.clkr.hw },
4084 .clkr = {
4090 &pcnoc_bfdcd_clk_src.clkr.hw },
4100 .clkr = {
4106 &gcc_xo_clk_src.clkr.hw },
4116 .clkr = {
4122 &sdcc1_ice_core_clk_src.clkr.hw },
4132 .clkr = {
4138 &pcnoc_bfdcd_clk_src.clkr.hw },
4184 [GPLL0_MAIN] = &gpll0_main.clkr,
4185 [GPLL0] = &gpll0.clkr,
4186 [UBI32_PLL_MAIN] = &ubi32_pll_main.clkr,
4187 [UBI32_PLL] = &ubi32_pll.clkr,
4188 [GPLL6_MAIN] = &gpll6_main.clkr,
4189 [GPLL6] = &gpll6.clkr,
4190 [GPLL4_MAIN] = &gpll4_main.clkr,
4191 [GPLL4] = &gpll4.clkr,
4192 [PCNOC_BFDCD_CLK_SRC] = &pcnoc_bfdcd_clk_src.clkr,
4193 [GPLL2_MAIN] = &gpll2_main.clkr,
4194 [GPLL2] = &gpll2.clkr,
4195 [NSS_CRYPTO_PLL_MAIN] = &nss_crypto_pll_main.clkr,
4196 [NSS_CRYPTO_PLL] = &nss_crypto_pll.clkr,
4197 [QDSS_TSCTR_CLK_SRC] = &qdss_tsctr_clk_src.clkr,
4198 [QDSS_AT_CLK_SRC] = &qdss_at_clk_src.clkr,
4199 [NSS_PPE_CLK_SRC] = &nss_ppe_clk_src.clkr,
4200 [GCC_XO_CLK_SRC] = &gcc_xo_clk_src.clkr,
4201 [SYSTEM_NOC_BFDCD_CLK_SRC] = &system_noc_bfdcd_clk_src.clkr,
4202 [SNOC_NSSNOC_BFDCD_CLK_SRC] = &snoc_nssnoc_bfdcd_clk_src.clkr,
4203 [NSS_CE_CLK_SRC] = &nss_ce_clk_src.clkr,
4204 [GCC_SLEEP_CLK_SRC] = &gcc_sleep_clk_src.clkr,
4205 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
4206 [NSS_PORT5_RX_CLK_SRC] = &nss_port5_rx_clk_src.clkr,
4207 [NSS_PORT5_TX_CLK_SRC] = &nss_port5_tx_clk_src.clkr,
4208 [UBI32_MEM_NOC_BFDCD_CLK_SRC] = &ubi32_mem_noc_bfdcd_clk_src.clkr,
4209 [PCIE0_AXI_CLK_SRC] = &pcie0_axi_clk_src.clkr,
4210 [USB0_MASTER_CLK_SRC] = &usb0_master_clk_src.clkr,
4211 [APSS_AHB_POSTDIV_CLK_SRC] = &apss_ahb_postdiv_clk_src.clkr,
4212 [NSS_PORT1_RX_CLK_SRC] = &nss_port1_rx_clk_src.clkr,
4213 [NSS_PORT1_TX_CLK_SRC] = &nss_port1_tx_clk_src.clkr,
4214 [NSS_PORT2_RX_CLK_SRC] = &nss_port2_rx_clk_src.clkr,
4215 [NSS_PORT2_TX_CLK_SRC] = &nss_port2_tx_clk_src.clkr,
4216 [NSS_PORT3_RX_CLK_SRC] = &nss_port3_rx_clk_src.clkr,
4217 [NSS_PORT3_TX_CLK_SRC] = &nss_port3_tx_clk_src.clkr,
4218 [NSS_PORT4_RX_CLK_SRC] = &nss_port4_rx_clk_src.clkr,
4219 [NSS_PORT4_TX_CLK_SRC] = &nss_port4_tx_clk_src.clkr,
4220 [NSS_PORT5_RX_DIV_CLK_SRC] = &nss_port5_rx_div_clk_src.clkr,
4221 [NSS_PORT5_TX_DIV_CLK_SRC] = &nss_port5_tx_div_clk_src.clkr,
4222 [APSS_AXI_CLK_SRC] = &apss_axi_clk_src.clkr,
4223 [NSS_CRYPTO_CLK_SRC] = &nss_crypto_clk_src.clkr,
4224 [NSS_PORT1_RX_DIV_CLK_SRC] = &nss_port1_rx_div_clk_src.clkr,
4225 [NSS_PORT1_TX_DIV_CLK_SRC] = &nss_port1_tx_div_clk_src.clkr,
4226 [NSS_PORT2_RX_DIV_CLK_SRC] = &nss_port2_rx_div_clk_src.clkr,
4227 [NSS_PORT2_TX_DIV_CLK_SRC] = &nss_port2_tx_div_clk_src.clkr,
4228 [NSS_PORT3_RX_DIV_CLK_SRC] = &nss_port3_rx_div_clk_src.clkr,
4229 [NSS_PORT3_TX_DIV_CLK_SRC] = &nss_port3_tx_div_clk_src.clkr,
4230 [NSS_PORT4_RX_DIV_CLK_SRC] = &nss_port4_rx_div_clk_src.clkr,
4231 [NSS_PORT4_TX_DIV_CLK_SRC] = &nss_port4_tx_div_clk_src.clkr,
4232 [NSS_UBI0_CLK_SRC] = &nss_ubi0_clk_src.clkr,
4233 [ADSS_PWM_CLK_SRC] = &adss_pwm_clk_src.clkr,
4234 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
4235 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
4236 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
4237 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
4238 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
4239 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
4240 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
4241 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
4242 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
4243 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
4244 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
4245 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
4246 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
4247 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
4248 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
4249 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
4250 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
4251 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
4252 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
4253 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
4254 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
4255 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
4256 [NSS_UBI0_DIV_CLK_SRC] = &nss_ubi0_div_clk_src.clkr,
4257 [PCIE0_AUX_CLK_SRC] = &pcie0_aux_clk_src.clkr,
4258 [PCIE0_PIPE_CLK_SRC] = &pcie0_pipe_clk_src.clkr,
4259 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
4260 [USB0_AUX_CLK_SRC] = &usb0_aux_clk_src.clkr,
4261 [USB0_MOCK_UTMI_CLK_SRC] = &usb0_mock_utmi_clk_src.clkr,
4262 [USB0_PIPE_CLK_SRC] = &usb0_pipe_clk_src.clkr,
4263 [USB1_MOCK_UTMI_CLK_SRC] = &usb1_mock_utmi_clk_src.clkr,
4264 [GCC_ADSS_PWM_CLK] = &gcc_adss_pwm_clk.clkr,
4265 [GCC_APSS_AHB_CLK] = &gcc_apss_ahb_clk.clkr,
4266 [GCC_APSS_AXI_CLK] = &gcc_apss_axi_clk.clkr,
4267 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
4268 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
4269 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
4270 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
4271 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
4272 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
4273 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
4274 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
4275 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
4276 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
4277 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
4278 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
4279 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
4280 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
4281 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
4282 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
4283 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
4284 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
4285 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
4286 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
4287 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
4288 [GCC_XO_CLK] = &gcc_xo_clk.clkr,
4289 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
4290 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
4291 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
4292 [GCC_MDIO_AHB_CLK] = &gcc_mdio_ahb_clk.clkr,
4293 [GCC_CRYPTO_PPE_CLK] = &gcc_crypto_ppe_clk.clkr,
4294 [GCC_NSS_CE_APB_CLK] = &gcc_nss_ce_apb_clk.clkr,
4295 [GCC_NSS_CE_AXI_CLK] = &gcc_nss_ce_axi_clk.clkr,
4296 [GCC_NSS_CFG_CLK] = &gcc_nss_cfg_clk.clkr,
4297 [GCC_NSS_CRYPTO_CLK] = &gcc_nss_crypto_clk.clkr,
4298 [GCC_NSS_CSR_CLK] = &gcc_nss_csr_clk.clkr,
4299 [GCC_NSS_EDMA_CFG_CLK] = &gcc_nss_edma_cfg_clk.clkr,
4300 [GCC_NSS_EDMA_CLK] = &gcc_nss_edma_clk.clkr,
4301 [GCC_NSS_NOC_CLK] = &gcc_nss_noc_clk.clkr,
4302 [GCC_UBI0_UTCM_CLK] = &gcc_ubi0_utcm_clk.clkr,
4303 [GCC_SNOC_NSSNOC_CLK] = &gcc_snoc_nssnoc_clk.clkr,
4304 [GCC_NSS_PORT1_RX_CLK] = &gcc_nss_port1_rx_clk.clkr,
4305 [GCC_NSS_PORT1_TX_CLK] = &gcc_nss_port1_tx_clk.clkr,
4306 [GCC_NSS_PORT2_RX_CLK] = &gcc_nss_port2_rx_clk.clkr,
4307 [GCC_NSS_PORT2_TX_CLK] = &gcc_nss_port2_tx_clk.clkr,
4308 [GCC_NSS_PORT3_RX_CLK] = &gcc_nss_port3_rx_clk.clkr,
4309 [GCC_NSS_PORT3_TX_CLK] = &gcc_nss_port3_tx_clk.clkr,
4310 [GCC_NSS_PORT4_RX_CLK] = &gcc_nss_port4_rx_clk.clkr,
4311 [GCC_NSS_PORT4_TX_CLK] = &gcc_nss_port4_tx_clk.clkr,
4312 [GCC_NSS_PORT5_RX_CLK] = &gcc_nss_port5_rx_clk.clkr,
4313 [GCC_NSS_PORT5_TX_CLK] = &gcc_nss_port5_tx_clk.clkr,
4314 [GCC_NSS_PPE_CFG_CLK] = &gcc_nss_ppe_cfg_clk.clkr,
4315 [GCC_NSS_PPE_CLK] = &gcc_nss_ppe_clk.clkr,
4316 [GCC_NSS_PPE_IPE_CLK] = &gcc_nss_ppe_ipe_clk.clkr,
4317 [GCC_NSS_PTP_REF_CLK] = &gcc_nss_ptp_ref_clk.clkr,
4318 [GCC_NSSNOC_CE_APB_CLK] = &gcc_nssnoc_ce_apb_clk.clkr,
4319 [GCC_NSSNOC_CE_AXI_CLK] = &gcc_nssnoc_ce_axi_clk.clkr,
4320 [GCC_NSSNOC_CRYPTO_CLK] = &gcc_nssnoc_crypto_clk.clkr,
4321 [GCC_NSSNOC_PPE_CFG_CLK] = &gcc_nssnoc_ppe_cfg_clk.clkr,
4322 [GCC_NSSNOC_PPE_CLK] = &gcc_nssnoc_ppe_clk.clkr,
4323 [GCC_NSSNOC_QOSGEN_REF_CLK] = &gcc_nssnoc_qosgen_ref_clk.clkr,
4324 [GCC_NSSNOC_SNOC_CLK] = &gcc_nssnoc_snoc_clk.clkr,
4325 [GCC_NSSNOC_TIMEOUT_REF_CLK] = &gcc_nssnoc_timeout_ref_clk.clkr,
4326 [GCC_NSSNOC_UBI0_AHB_CLK] = &gcc_nssnoc_ubi0_ahb_clk.clkr,
4327 [GCC_PORT1_MAC_CLK] = &gcc_port1_mac_clk.clkr,
4328 [GCC_PORT2_MAC_CLK] = &gcc_port2_mac_clk.clkr,
4329 [GCC_PORT3_MAC_CLK] = &gcc_port3_mac_clk.clkr,
4330 [GCC_PORT4_MAC_CLK] = &gcc_port4_mac_clk.clkr,
4331 [GCC_PORT5_MAC_CLK] = &gcc_port5_mac_clk.clkr,
4332 [GCC_UBI0_AHB_CLK] = &gcc_ubi0_ahb_clk.clkr,
4333 [GCC_UBI0_AXI_CLK] = &gcc_ubi0_axi_clk.clkr,
4334 [GCC_UBI0_NC_AXI_CLK] = &gcc_ubi0_nc_axi_clk.clkr,
4335 [GCC_UBI0_CORE_CLK] = &gcc_ubi0_core_clk.clkr,
4336 [GCC_PCIE0_AHB_CLK] = &gcc_pcie0_ahb_clk.clkr,
4337 [GCC_PCIE0_AUX_CLK] = &gcc_pcie0_aux_clk.clkr,
4338 [GCC_PCIE0_AXI_M_CLK] = &gcc_pcie0_axi_m_clk.clkr,
4339 [GCC_PCIE0_AXI_S_CLK] = &gcc_pcie0_axi_s_clk.clkr,
4340 [GCC_SYS_NOC_PCIE0_AXI_CLK] = &gcc_sys_noc_pcie0_axi_clk.clkr,
4341 [GCC_PCIE0_PIPE_CLK] = &gcc_pcie0_pipe_clk.clkr,
4342 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
4343 [GCC_QDSS_DAP_CLK] = &gcc_qdss_dap_clk.clkr,
4344 [GCC_QPIC_AHB_CLK] = &gcc_qpic_ahb_clk.clkr,
4345 [GCC_QPIC_CLK] = &gcc_qpic_clk.clkr,
4346 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
4347 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
4348 [GCC_UNIPHY0_AHB_CLK] = &gcc_uniphy0_ahb_clk.clkr,
4349 [GCC_UNIPHY0_PORT1_RX_CLK] = &gcc_uniphy0_port1_rx_clk.clkr,
4350 [GCC_UNIPHY0_PORT1_TX_CLK] = &gcc_uniphy0_port1_tx_clk.clkr,
4351 [GCC_UNIPHY0_PORT2_RX_CLK] = &gcc_uniphy0_port2_rx_clk.clkr,
4352 [GCC_UNIPHY0_PORT2_TX_CLK] = &gcc_uniphy0_port2_tx_clk.clkr,
4353 [GCC_UNIPHY0_PORT3_RX_CLK] = &gcc_uniphy0_port3_rx_clk.clkr,
4354 [GCC_UNIPHY0_PORT3_TX_CLK] = &gcc_uniphy0_port3_tx_clk.clkr,
4355 [GCC_UNIPHY0_PORT4_RX_CLK] = &gcc_uniphy0_port4_rx_clk.clkr,
4356 [GCC_UNIPHY0_PORT4_TX_CLK] = &gcc_uniphy0_port4_tx_clk.clkr,
4357 [GCC_UNIPHY0_PORT5_RX_CLK] = &gcc_uniphy0_port5_rx_clk.clkr,
4358 [GCC_UNIPHY0_PORT5_TX_CLK] = &gcc_uniphy0_port5_tx_clk.clkr,
4359 [GCC_UNIPHY0_SYS_CLK] = &gcc_uniphy0_sys_clk.clkr,
4360 [GCC_UNIPHY1_AHB_CLK] = &gcc_uniphy1_ahb_clk.clkr,
4361 [GCC_UNIPHY1_PORT5_RX_CLK] = &gcc_uniphy1_port5_rx_clk.clkr,
4362 [GCC_UNIPHY1_PORT5_TX_CLK] = &gcc_uniphy1_port5_tx_clk.clkr,
4363 [GCC_UNIPHY1_SYS_CLK] = &gcc_uniphy1_sys_clk.clkr,
4364 [GCC_USB0_AUX_CLK] = &gcc_usb0_aux_clk.clkr,
4365 [GCC_SYS_NOC_USB0_AXI_CLK] = &gcc_sys_noc_usb0_axi_clk.clkr,
4366 [GCC_SNOC_BUS_TIMEOUT2_AHB_CLK] = &gcc_snoc_bus_timeout2_ahb_clk.clkr,
4367 [GCC_USB0_MASTER_CLK] = &gcc_usb0_master_clk.clkr,
4368 [GCC_USB0_MOCK_UTMI_CLK] = &gcc_usb0_mock_utmi_clk.clkr,
4369 [GCC_USB0_PHY_CFG_AHB_CLK] = &gcc_usb0_phy_cfg_ahb_clk.clkr,
4370 [GCC_USB0_PIPE_CLK] = &gcc_usb0_pipe_clk.clkr,
4371 [GCC_USB0_SLEEP_CLK] = &gcc_usb0_sleep_clk.clkr,
4372 [GCC_USB1_MASTER_CLK] = &gcc_usb1_master_clk.clkr,
4373 [GCC_USB1_MOCK_UTMI_CLK] = &gcc_usb1_mock_utmi_clk.clkr,
4374 [GCC_USB1_PHY_CFG_AHB_CLK] = &gcc_usb1_phy_cfg_ahb_clk.clkr,
4375 [GCC_USB1_SLEEP_CLK] = &gcc_usb1_sleep_clk.clkr,
4376 [GCC_CMN_12GPLL_AHB_CLK] = &gcc_cmn_12gpll_ahb_clk.clkr,
4377 [GCC_CMN_12GPLL_SYS_CLK] = &gcc_cmn_12gpll_sys_clk.clkr,
4378 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
4379 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
4380 [GCC_DCC_CLK] = &gcc_dcc_clk.clkr,
4381 [PCIE0_RCHNG_CLK_SRC] = &pcie0_rchng_clk_src.clkr,
4382 [GCC_PCIE0_AXI_S_BRIDGE_CLK] = &gcc_pcie0_axi_s_bridge_clk.clkr,
4383 [PCIE0_RCHNG_CLK] = &gcc_pcie0_rchng_clk.clkr,
4384 [WCSS_AHB_CLK_SRC] = &wcss_ahb_clk_src.clkr,
4385 [Q6_AXI_CLK_SRC] = &q6_axi_clk_src.clkr,
4386 [RBCPR_WCSS_CLK_SRC] = &rbcpr_wcss_clk_src.clkr,
4387 [GCC_LPASS_CORE_AXIM_CLK] = &gcc_lpass_core_axim_clk.clkr,
4388 [LPASS_CORE_AXIM_CLK_SRC] = &lpass_core_axim_clk_src.clkr,
4389 [GCC_LPASS_SNOC_CFG_CLK] = &gcc_lpass_snoc_cfg_clk.clkr,
4390 [LPASS_SNOC_CFG_CLK_SRC] = &lpass_snoc_cfg_clk_src.clkr,
4391 [GCC_LPASS_Q6_AXIM_CLK] = &gcc_lpass_q6_axim_clk.clkr,
4392 [LPASS_Q6_AXIM_CLK_SRC] = &lpass_q6_axim_clk_src.clkr,
4393 [GCC_LPASS_Q6_ATBM_AT_CLK] = &gcc_lpass_q6_atbm_at_clk.clkr,
4394 [GCC_LPASS_Q6_PCLKDBG_CLK] = &gcc_lpass_q6_pclkdbg_clk.clkr,
4395 [GCC_LPASS_Q6SS_TSCTR_1TO2_CLK] = &gcc_lpass_q6ss_tsctr_1to2_clk.clkr,
4396 [GCC_LPASS_Q6SS_TRIG_CLK] = &gcc_lpass_q6ss_trig_clk.clkr,
4397 [GCC_LPASS_TBU_CLK] = &gcc_lpass_tbu_clk.clkr,
4398 [GCC_PCNOC_LPASS_CLK] = &gcc_pcnoc_lpass_clk.clkr,
4399 [GCC_MEM_NOC_UBI32_CLK] = &gcc_mem_noc_ubi32_clk.clkr,
4400 [GCC_MEM_NOC_LPASS_CLK] = &gcc_mem_noc_lpass_clk.clkr,
4401 [GCC_SNOC_LPASS_CFG_CLK] = &gcc_snoc_lpass_cfg_clk.clkr,
4402 [QDSS_STM_CLK_SRC] = &qdss_stm_clk_src.clkr,
4403 [QDSS_TRACECLKIN_CLK_SRC] = &qdss_traceclkin_clk_src.clkr,