Lines Matching refs:mmio_base
59 void __iomem *mmio_base;
123 aud_pll_ctrl0 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL0);
131 aud_pll_ctrl1 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL1);
214 writel(val, priv->mmio_base + SSPA_AUD_PLL_CTRL0);
218 writel(val, priv->mmio_base + SSPA_AUD_PLL_CTRL1);
255 priv->sspa_mux.reg = priv->mmio_base + SSPA_AUD_CTRL;
265 priv->sysclk_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
278 priv->sysclk_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
286 priv->sspa0_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
299 priv->sspa0_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
308 priv->sspa1_mux.reg = priv->mmio_base + SSPA_AUD_CTRL;
317 priv->sspa1_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
330 priv->sspa1_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
360 priv->mmio_base = devm_platform_ioremap_resource(pdev, 0);
361 if (IS_ERR(priv->mmio_base))
362 return PTR_ERR(priv->mmio_base);
400 priv->aud_ctrl = readl(priv->mmio_base + SSPA_AUD_CTRL);
401 priv->aud_pll_ctrl0 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL0);
402 priv->aud_pll_ctrl1 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL1);
413 writel(priv->aud_ctrl, priv->mmio_base + SSPA_AUD_CTRL);
414 writel(priv->aud_pll_ctrl0, priv->mmio_base + SSPA_AUD_PLL_CTRL0);
415 writel(priv->aud_pll_ctrl1, priv->mmio_base + SSPA_AUD_PLL_CTRL1);