Lines Matching refs:ZERO
3156 #undef ZERO
3157 #define ZERO(reg) writel(0, port_mmio + (reg))
3165 ZERO(0x028); /* command */
3167 ZERO(0x004); /* timer */
3168 ZERO(0x008); /* irq err cause */
3169 ZERO(0x00c); /* irq err mask */
3170 ZERO(0x010); /* rq bah */
3171 ZERO(0x014); /* rq inp */
3172 ZERO(0x018); /* rq outp */
3173 ZERO(0x01c); /* respq bah */
3174 ZERO(0x024); /* respq outp */
3175 ZERO(0x020); /* respq inp */
3176 ZERO(0x02c); /* test control */
3179 #undef ZERO
3181 #define ZERO(reg) writel(0, hc_mmio + (reg))
3188 ZERO(0x00c);
3189 ZERO(0x010);
3190 ZERO(0x014);
3191 ZERO(0x018);
3198 #undef ZERO
3216 #undef ZERO
3217 #define ZERO(reg) writel(0, mmio + (reg))
3227 ZERO(MV_PCI_DISC_TIMER);
3228 ZERO(MV_PCI_MSI_TRIGGER);
3230 ZERO(MV_PCI_SERR_MASK);
3231 ZERO(hpriv->irq_cause_offset);
3232 ZERO(hpriv->irq_mask_offset);
3233 ZERO(MV_PCI_ERR_LOW_ADDRESS);
3234 ZERO(MV_PCI_ERR_HIGH_ADDRESS);
3235 ZERO(MV_PCI_ERR_ATTRIBUTE);
3236 ZERO(MV_PCI_ERR_COMMAND);
3238 #undef ZERO
3438 #undef ZERO
3439 #define ZERO(reg) writel(0, port_mmio + (reg))
3447 ZERO(0x028); /* command */
3449 ZERO(0x004); /* timer */
3450 ZERO(0x008); /* irq err cause */
3451 ZERO(0x00c); /* irq err mask */
3452 ZERO(0x010); /* rq bah */
3453 ZERO(0x014); /* rq inp */
3454 ZERO(0x018); /* rq outp */
3455 ZERO(0x01c); /* respq bah */
3456 ZERO(0x024); /* respq outp */
3457 ZERO(0x020); /* respq inp */
3458 ZERO(0x02c); /* test control */
3462 #undef ZERO
3464 #define ZERO(reg) writel(0, hc_mmio + (reg))
3470 ZERO(0x00c);
3471 ZERO(0x010);
3472 ZERO(0x014);
3476 #undef ZERO