Lines Matching refs:out_be32
109 out_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR),
162 out_be32(priv->regs_win + offset, data);
201 out_be32(&priv->maint_atmu_regs->rowtar,
203 out_be32(&priv->maint_atmu_regs->rowtear, (destid >> 10));
266 out_be32(&priv->maint_atmu_regs->rowtar,
268 out_be32(&priv->maint_atmu_regs->rowtear, (destid >> 10));
279 out_be32((u32 *) data, val);
295 out_be32(&priv->inb_atmu_regs[i].riwar, 0);
341 out_be32(&priv->inb_atmu_regs[i].riwtar, lstart >> RIWTAR_TRAD_VAL_SHIFT);
342 out_be32(&priv->inb_atmu_regs[i].riwbar, rstart >> RIWBAR_BADD_VAL_SHIFT);
343 out_be32(&priv->inb_atmu_regs[i].riwar, RIWAR_ENABLE | RIWAR_TGINT_LOCAL |
366 out_be32(&priv->inb_atmu_regs[i].riwar, riwar & ~RIWAR_ENABLE);
375 out_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR), 0);
378 out_be32((u32 *)(rio_regs_win + RIO_PORT1_EDCSR), 0);
379 out_be32((u32 *)(rio_regs_win + RIO_PORT1_IECSR), IECSR_CLEAR);
380 out_be32((u32 *)(rio_regs_win + RIO_ESCSR), ESCSR_CLEAR);
382 out_be32((u32 *)(rio_regs_win + RIO_PORT2_EDCSR), 0);
383 out_be32((u32 *)(rio_regs_win + RIO_PORT2_IECSR), IECSR_CLEAR);
384 out_be32((u32 *)(rio_regs_win + RIO_PORT2_ESCSR), ESCSR_CLEAR);
666 out_be32(priv->regs_win
694 out_be32(priv->regs_win + RIO_GCCSR, RIO_PORT_GEN_HOST |
697 out_be32(priv->regs_win + RIO_GCCSR,
711 out_be32((priv->regs_win + RIO_ISR_AACR + i*0x80),
715 out_be32(&priv->maint_atmu_regs->rowbar,
717 out_be32(&priv->maint_atmu_regs->rowar,